検索結果 5件中 1-5 を表示

  • 次世代インターネットルータ向けネットワークプロセッサ P-Gear の構成と評価

    石田 慎一 , 奥野 道貴 , 西 宏章

    … 本稿では, NPのスループットを更に向上させるために, ネットワークトラフィックの時間的局所性を利用するヘッダラーニングキャッシュ(HLC)とキャッシュミスハンドラ(CMH)と呼ぶハードウェアを搭載し, 命令処理量を削減する方式を提案する. …

    電子情報通信学会技術研究報告. CPSY, コンピュータシステム 105(453), 19-24, 2005-12-02

    参考文献9件

  • 100Gbpsおよび多機能時代のインターネットに対応するバックボーンルータアーキテクチャ

    西 宏章

    … 転送を行うS-Gear,宛先ポートの決定を行うL-Gearの3つのルータ基本要素により構成される.P-Gearはトラフィックにあるローカリティを有効利用するため,プロセスラーニングキャッシュ(PLC)とキャッシュミスハンドラ(CMH)を搭載したネットワークプロセッサである.S-Gearはアービタとクロスバのハイブリッド構造をもち,パイプライン化が容易で,かつQoSを提供する高機能スイッチである.L-Gearは検索メモリの …

    電子情報通信学会技術研究報告. IN, 情報ネットワーク 104(340), 41-46, 2004-10-15

    参考文献7件 被引用文献2件

  • ヘッダラーニングキャッシュとキャッシュミスハンドラを利用したネットワークプロセッサ高速化方式の提案と評価

    奥野 通貴 , 西 宏章

    … per second)程度のスループットを実現している.本稿では,NPのスループットを更に向上させるために,ネットワークトラフィックの時間的局所性を利用するヘッダラーニングキャッシュ(HLC)とキャッシュミスハンドラ(CMH)と呼ぶハードウェアを搭載し,命令処理量を削減する方式を提案する.実トラフィックを利用した仮想100Gbpsの機能レベルシミュレーションにより,特にアクセス網におけるバックボーンル …

    電子情報通信学会技術研究報告. CS, 通信方式 103(720), 61-66, 2004-03-08

    参考文献5件

  • ヘッダラーニングキャッシュとキャッシュミスハンドラを利用したネットワークプロセッサ高速化方式の提案と評価

    奥野 通貴 , 西 宏章

    … per second)程度のスループットを実現している.本稿では,NPのスループットを更に向上させるために,ネットワークトラフィックの時間的局所性を利用するヘッダラーニングキャッシュ(HLC)とキャッシュミスハンドラ(CMH)と呼ぶハードウェアを搭載し,命令処理量を削減する方式を提案する.実トラフィックを利用した仮想100Gbpsの機能レベルシミュレーションにより,特にアクセス網におけるバックボーンル …

    電子情報通信学会技術研究報告. DSP, ディジタル信号処理 103(718), 61-66, 2004-03-08

    参考文献5件

  • ヘッダラーニングキャッシュとキャッシュミスハンドラを利用したネットワークプロセッサ高速化方式の提案と評価

    奥野 通貴 , 西 宏章

    … per second)程度のスループットを実現している.本稿では,NPのスループットを更に向上させるために,ネットワークトラフィックの時間的局所性を利用するヘッダラーニングキャッシュ(HLC)とキャッシュミスハンドラ(CMH)と呼ぶハードウェアを搭載し,命令処理量を削減する方式を提案する.実トラフィックを利用した仮想100Gbpsの機能レベルシミュレーションにより,特にアクセス網におけるバックボーンル …

    電子情報通信学会技術研究報告. CAS, 回路とシステム 103(716), 61-66, 2004-03-08

    参考文献5件

ページトップへ