-
A Study on Reduction of Puls Driving Power for Capacitive Loads on Pararell Electrodes
[in Japanese]
-
SANO Yuji
,
ISHII Taiki
,
MIYAZAKI Kazuhiko
… 高速ディジタル回路の多数のバス配線やプラズマディスプレイの表示パネルの駆動電極のような平行電極群を駆動する際には,電圧パルスの印加に伴う電極間寄生容量の充放電に要する回路消費電力の抑制が課題となっている.本研究では隣接電極への印加パルスの立上りと立下りのタイミングをずらすことによる回路消費電力の抑制方式と,消費電力をエネルギー保存則によって容易に定量解析する方法を提案する.印加 …
The transactions of the Institute of Electronics, Information and Communication Engineers. C J93-C(3), 91-97, 2010-03-01
CiNii Fulltext PDF - Limited
References (7)