検索結果 587件中 1-20 を表示

  • 到達不能状態を用いたSATベース順序回路のテスト不能故障判定法 (ディペンダブルコンピューティング)

    二関 森人 , 細川 利典 , 吉村 正義 , 新井 雅之 , 四柳 浩之 , 橋爪 正樹

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 116(466), 29-34, 2017-02-21

  • Implementation of Boltzmann Machine by Asynchronous Network of Cellular Automaton-based Neurons (非線形問題)

    松原 崇 , 上原 邦昭

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 115(515), 7-10, 2016-03-24

  • 順序回路の時間展開に基づくクロックゲーティング制御信号抽出手法 (VLSI設計技術)

    後藤 智哉 , 樋口 耕平 , 柳澤 政生 [他]

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 115(21), 31-36, 2015-05-14

  • 順序回路の時間展開に基づくクロックゲーティング制御信号抽出手法

    後藤 智哉 , 樋口 耕平 , 柳澤 政生 , 木村 晋二

    … に用いる手法の研究が盛んである.しかしこれまでは現在の信号のみを制御信号の候補とした手法が提案されていた.本研究では,既存手法である SAT 判定を用いたクロックゲーティング信号抽出手法を拡張し,順序回路の時間展開を行うことでより多くの制御信号候補を自動抽出する手法を提案する.これにより複数クロック過去の信号を候補として利用可能となり,順序的クロックゲーティングの自動化が実現される.提案手 …

    情報処理学会研究報告. SLDM, [システムLSI設計技術] 2015-SLDM-171(6), 1-6, 2015-05-07

    情報処理学会

  • 論理回路教育支援ツールの試作 (教育工学)

    石畑 宏明

    … 論理回路の講義で使用できる教材を試作した.学生はWebブラウザから,論理式・真理値表・カルノー図・論理回路図・状態遷移表・状態遷移図・回路図・タイムチャートを操作しながら理解を深める.論理シミュレータと組み合わせることにより,組み合わせ回路や順序回路は,ブラウザからその動作を確認できる.さらに,自動生成した演習問題への回答を自動採点する機能を実装した. …

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 114(513), 65-69, 2015-03-14

  • ゲートレベルパイプライン型自己同期回路における順序回路の最適化 (VLSI設計技術)

    伊東 敦 , 池田 誠

    … い回路が求められており,我々の提案するDualパイプライン型自己同期回路はそれを解決しうると考えているが,デジタル回路設計に必要不可欠な自動設計の手法が確立されていない.自己同期回路の設計では順序回路を設計する際にループがある箇所の最適化を適切に行わなくてはならない.自己同期回路にループがある場合にどのような動作をするかを調べ,スループットを最適化する設計フローを作成し,これを評価した …

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 114(476), 135-140, 2015-03-02

  • GP-GPUを用いた高速並列論理シミュレータ (リコンフィギャラブルシステム)

    橋口 拓哉 , 青野 寛之 , 豊永 昌彦 [他] , 村岡 道明

    … ーションの高速化手法について述べる.本シミュレーション高速化手法の構成は,論理素子をGP-GPUスレッドを割り付ける並列論理シミュレーション法を基本アルゴリズムとし,GPU内部メモリァクセス高速法,条件分岐削減法およびSM演算時間平坦法である.商用論理シミュレータと本シミュレータのプロトタイプの比較実験の結果,7.5万ゲートの組合せ回路で29倍,および,8万ゲートの順序回路で5.7倍の高速性を示すことができた. …

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 114(428), 61-66, 2015-01-29

  • マルチコアを用いた高速並列論理シミュレーション手法 (リコンフィギャラブルシステム)

    竹内 勇矢 , 豊永 昌彦 , 村岡 道明

    … を使用した並列論理シミュレーションアルゴリズムを提案し,高速な並列シミュレータを開発した.本並列アルゴリズムは,論理回路をファンアウトコーンを用いた並列な回路に変換し,これらをマルチコアプロセッサにより並列処理を行なう.並列シミュレーションアルゴリズムの性能見積りを行なったところ,商用シミュレータと比較して,組み合わせ回路では24倍,順序回路では27倍以上の高速化率が得られる見通しを得た. …

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 114(428), 49-54, 2015-01-29

  • マルチコアを用いた高速並列論理シミュレーション手法 (コンピュータシステム)

    竹内 勇矢 , 豊永 昌彦 , 村岡 道明

    … を使用した並列論理シミュレーションアルゴリズムを提案し,高速な並列シミュレータを開発した.本並列アルゴリズムは,論理回路をファンアウトコーンを用いた並列な回路に変換し,これらをマルチコアプロセッサにより並列処理を行なう.並列シミュレーションアルゴリズムの性能見積りを行なったところ,商用シミュレータと比較して,組み合わせ回路では24倍,順序回路では27倍以上の高速化率が得られる見通しを得た. …

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 114(427), 49-54, 2015-01-29

  • GP-GPUを用いた高速並列論理シミュレータ (VLSI設計技術)

    橋口 拓哉 , 青野 寛之 , 豊永 昌彦 [他] , 村岡 道明

    … ーションの高速化手法について述べる.本シミュレーション高速化手法の構成は,論理素子をGP-GPUスレッドを割り付ける並列論理シミュレーション法を基本アルゴリズムとし,GPU内部メモリァクセス高速法,条件分岐削減法およびSM演算時間平坦法である.商用論理シミュレータと本シミュレータのプロトタイプの比較実験の結果,7.5万ゲートの組合せ回路で29倍,および,8万ゲートの順序回路で5.7倍の高速性を示すことができた. …

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 114(426), 61-66, 2015-01-29

  • マルチコアを用いた高速並列論理シミュレーション手法 (VLSI設計技術)

    竹内 勇矢 , 豊永 昌彦 , 村岡 道明

    … を使用した並列論理シミュレーションアルゴリズムを提案し,高速な並列シミュレータを開発した.本並列アルゴリズムは,論理回路をファンアウトコーンを用いた並列な回路に変換し,これらをマルチコアプロセッサにより並列処理を行なう.並列シミュレーションアルゴリズムの性能見積りを行なったところ,商用シミュレータと比較して,組み合わせ回路では24倍,順序回路では27倍以上の高速化率が得られる見通しを得た. …

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 114(426), 49-54, 2015-01-29

  • GP-GPUを用いた高速並列論理シミュレータ(論理シミュレータ,FPGA応用及び一般)

    橋口 拓哉 , 青野 寛之 , 豊永 昌彦 , 村岡 道明

    … ーションの高速化手法について述べる.本シミュレーション高速化手法の構成は,論理素子をGP-GPUスレッドを割り付ける並列論理シミュレーション法を基本アルゴリズムとし,GPU内部メモリァクセス高速法,条件分岐削減法およびSM演算時間平坦法である.商用論理シミュレータと本シミュレータのプロトタイプの比較実験の結果,7.5万ゲートの組合せ回路で29倍,および,8万ゲートの順序回路で5.7倍の高速性を示すことができた. …

    電子情報通信学会技術研究報告. CPSY, コンピュータシステム 114(427), 61-66, 2015-01-22

  • GP-GPUを用いた高速並列論理シミュレータ

    橋口 拓哉 , 青野 寛之 , 豊永 昌彦 , 村岡 道明

    … の高速化手法について述べる.本シミュレーション高速化手法の構成は,論理素子を GP-GPU スレッドを割り付ける並列論理シミュレーション法を基本アルゴリズムとし,GPU 内部メモリアクセス高速法,条件分岐削減法および SM 演算時間平坦法である.商用論理シミュレータと本シミュレータのプロトタイプの比較実験の結果,7.5 万ゲートの組合せ回路で 29 倍,および,8 万ゲートの順序回路で 5.7 倍の高速性を示すことができた. …

    情報処理学会研究報告. SLDM, [システムLSI設計技術] 2015-SLDM-169(12), 1-6, 2015-01-22

    情報処理学会

  • マルチコアを用いた高速並列論理シミュレーション手法

    竹内 勇矢 , 豊永 昌彦 , 村岡 道明

    … 使用した並列論理シミュレーションアルゴリズムを提案し,高速な並列シミュレータを開発した.本並列アルゴリズムは,論理回路をファンアウトコーンを用いた並列な回路に変換し,これらをマルチコアプロセッサにより並列処理を行なう.並列シミュレーションアルゴリズムの性能見積りを行なったところ,商用シミュレータと比較して,組み合わせ回路では 24 倍,順序回路では 27 倍以上の高速化率が得られる見通しを得た. …

    情報処理学会研究報告. SLDM, [システムLSI設計技術] 2015-SLDM-169(10), 1-6, 2015-01-22

    情報処理学会

  • レジスタ三重化回路の信頼性評価手法に関する検討 (ディペンダブルコンピューティング)

    緑川 直樹 , 中村 宗幸 , サイサナソンカム アロムハック [他] , 酒井 和哉 , 福本 聡

    … 本稿では,筆者らの研究グループが提案しているレジスタ三重化回路の信頼性評価手法について報告する.はじめに,レジスタ三重化回路の概要を示す.つぎに,実用的な時間で計算可能な離散時間マルコフ連鎖による評価モデルについて述べる.そして,目的の順序回路の組み合わせ回路部分の回路情報に基づいて,マルコフ連鎖の遷移確率を算出するためのシミュレーションについて述べる. …

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 114(384), 29-32, 2014-12-19

  • テスト環境生成結果を用いた階層テスト容易化バインディング法 (ディペンダブルコンピューティング)

    西間木 淳 , 細川 利典 , 藤原 秀雄

    … 効率的な順序回路テスト生成法として機能レジスタ転送レベルの回路情報を利用した階層テスト生成法が提案されている.機能レジスタ転送レベル回路は各クロックサイクルにおける回路動作が定義されたものであり,階層テスト生成法は,機能レジスタ転送レベル回路に定義された回路動作に基づいて高速にテスト系列を生成する.一方,機能レジスタ転送レベル回路はバインディング適用前の回路であるため,階層テスト生 …

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 114(99), 39-44, 2014-06-20

  • GP-GPUを用いた高速並列論理シミュレーション手法 (コンピュータシステム 組込み技術とネットワークに関するワークショップETNET2014)

    橋口 拓哉 , 豊永 昌彦 , 村岡 道明

    … 速化手法について提案し、それに基づいたプロトタイプを開発した.さらに,大規模回路のシミュレーションを高速で行うために,本アルゴリズムを基に論理回路を並列処理向きのロジックコーンに変換し,GPUの複数SM(Streaming Multiprocessor)および複数GPUを用いて演算の並列度を向上させることにより高速化を図った.その性能を商用シミュレータと比較したところ,組合せ回路で最大43倍,順序回路で最大6.3倍の高速性が得られた. …

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 113(497), 109-114, 2014-03-15

  • アサーション自動生成とそのシミュレーションによる完全検証 (コンピュータシステム 組込み技術とネットワークに関するワークショップETNET2014)

    藤田 昌宏 , 松本 剛史 , 城 怜史

    … 本稿では、与えられた外部あるいは内部信号間の論理的な関係を一般的に抽出する新規手法の提案と、それを組合せ回路(あるいは時間軸方向に一定数展開された順序回路)に適用した実験結果について報告する。 …

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 113(497), 97-102, 2014-03-15

  • GP-GPUを用いた高速並列論理シミュレーション手法 (ディペンダブルコンピューティング 組込み技術とネットワークに関するワークショップETNET2014)

    橋口 拓哉 , 豊永 昌彦 , 村岡 道明

    … 速化手法について提案し、それに基づいたプロトタイプを開発した.さらに,大規模回路のシミュレーションを高速で行うために,本アルゴリズムを基に論理回路を並列処理向きのロジックコーンに変換し,GPUの複数SM(Streaming Multiprocessor)および複数GPUを用いて演算の並列度を向上させることにより高速化を図った.その性能を商用シミュレータと比較したところ,組合せ回路で最大43倍,順序回路で最大6.3倍の高速性が得られた. …

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 113(498), 109-114, 2014-03-15

ページトップへ