検索結果 5件中 1-5 を表示

  • 次世代インターネットルータ向けネットワークプロセッサ P-Gear の構成と評価

    石田 慎一 , 奥野 道貴 , 西 宏章

    … 本稿では, NPのスループットを更に向上させるために, ネットワークトラフィックの時間的局所性を利用するヘッダラーニングキャッシュ(HLC)とキャッシュミスハンドラ(CMH)と呼ぶハードウェアを搭載し, 命令処理量を削減する方式を提案する. …

    電子情報通信学会技術研究報告. CPSY, コンピュータシステム 105(453), 19-24, 2005-12-02

    参考文献9件

  • トラフィックの時間的局所性を利用したネットワークプロセッサ・アクセラレータ

    奥野 通貴 , 西 宏章

    … ト処理そのものをキャッシュするHeader Learning CacheHLC)と,同一パケット処理によるプロセッサ資源の浪費を抑止するCache Miss Handler(CMH)と呼ぶ機構を持つ.実トレースを利用した仮想100 Gbpsシミュレーションにより,アクセス網バックボーンルータで約83%以上,広域網で約55%以上のHLC ヒット率を確認した.特にアク …

    情報処理学会論文誌コンピューティングシステム(ACS) 45(SIG06(ACS6)), 45-53, 2004-05-15

    情報処理学会 参考文献11件 被引用文献8件

  • ヘッダラーニングキャッシュとキャッシュミスハンドラを利用したネットワークプロセッサ高速化方式の提案と評価

    奥野 通貴 , 西 宏章

    … ットワークトラフィックの時間的局所性を利用するヘッダラーニングキャッシュ(HLC)とキャッシュミスハンドラ(CMH)と呼ぶハードウェアを搭載し,命令処理量を削減する方式を提案する.実トラフィックを利用した仮想100Gbpsの機能レベルシミュレーションにより,特にアクセス網におけるバックボーンルータで88%以上のHLCヒット率,すなわち約5倍のスループット向上を確認した.20Gbpsのスループットを持 …

    電子情報通信学会技術研究報告. CS, 通信方式 103(720), 61-66, 2004-03-08

    参考文献5件

  • ヘッダラーニングキャッシュとキャッシュミスハンドラを利用したネットワークプロセッサ高速化方式の提案と評価

    奥野 通貴 , 西 宏章

    … ットワークトラフィックの時間的局所性を利用するヘッダラーニングキャッシュ(HLC)とキャッシュミスハンドラ(CMH)と呼ぶハードウェアを搭載し,命令処理量を削減する方式を提案する.実トラフィックを利用した仮想100Gbpsの機能レベルシミュレーションにより,特にアクセス網におけるバックボーンルータで88%以上のHLCヒット率,すなわち約5倍のスループット向上を確認した.20Gbpsのスループットを持 …

    電子情報通信学会技術研究報告. DSP, ディジタル信号処理 103(718), 61-66, 2004-03-08

    参考文献5件

  • ヘッダラーニングキャッシュとキャッシュミスハンドラを利用したネットワークプロセッサ高速化方式の提案と評価

    奥野 通貴 , 西 宏章

    … ットワークトラフィックの時間的局所性を利用するヘッダラーニングキャッシュ(HLC)とキャッシュミスハンドラ(CMH)と呼ぶハードウェアを搭載し,命令処理量を削減する方式を提案する.実トラフィックを利用した仮想100Gbpsの機能レベルシミュレーションにより,特にアクセス網におけるバックボーンルータで88%以上のHLCヒット率,すなわち約5倍のスループット向上を確認した.20Gbpsのスループットを持 …

    電子情報通信学会技術研究報告. CAS, 回路とシステム 103(716), 61-66, 2004-03-08

    参考文献5件

ページトップへ