Search Results:　 1-20 of 309

  • 1

    Bridge package construction with a large-sized crane : Higashi-Kanto Expressway Shisui interchange  [in Japanese]

    志農 和啓 , 田中 裕士 , 加藤 哲

    高速道路と自動車 55(9), 17-20, 2012-09-00

  • 2

    A 60GHz-Band 3-Dimensional System-in-Package Transmitter Module with Integrated Antenna

    SUEMATSU Noriharu , YOSHIDA Satoshi , TANIFUJI Shoichi , KAMEDA Suguru , TAKAGI Tadashi , TSUBOUCHI Kazuo

    … These substrates are vertically stacked by employing Cu ball bonding 3-dimensional (3-D) system-in-package (SiP) technology and the MMIC's are mounted on each organic substrates by using Au-stud bump bonding (SBB) technique. … The measured radiation patterns are agreed with the electro-magnetic (EM) simulated result, therefore the other RF portion of the 3-D front-end module, such as flip chip mounted IC's on the top surface of the module, does not affect the antenna characteristics. …

    IEICE Transactions on Electronics 95(7), 1141-1146, 2012-07-01

    J-STAGE CrossRef References (14)

  • 3

    RL Damper Circuit for Electoromagnetic Compatibility and Power Integrity of Integrated Circuits  [in Japanese]

    YAMAGATA Ryosuke , YANO Yusuke , IOKIBE Kengo , TOYOTA Yoshitaka

    PDNの寄生インピーダンスの共振により,直流電源側に漏れ出す高周波電流が増加する.本報告では,この問題の解決を目的として,デカップリングインダクタと並列に抵抗を挿入する共振抑制手法(RLダンパ回路)オン・ボード共振とチップ・パッケージ・ボード共振に適用した.二つの共振について,回路シミュレーションと実測を行い,RLダンパ回路を評価した.その結果,二つの共振を抑制でき,EMI低減とPI性能向上効果が …

    IEICE technical report. Electromagnetic compatibility 112(12), 43-48, 2012-04-13

    CiNii Fulltext PDF - Limited 

  • 4

    Measurement of IC Package Inductance with Transmission Line Embedded in Package  [in Japanese]

    IOKIBE Kengo , TANIMICHI Ayumi , TOYOTA Yoshitaka

    電気学会研究会資料. EMT, 電磁界理論研究会 2012(1), 11-16, 2012-01-26

    References (7)

  • 5

    Measurement of IC Package Inductance with Transmission Line Embedded in Package  [in Japanese]

    IOKIBE Kengo , TANIMICHI Ayumi , TOYOTA Yoshitaka

    … IC/LSIの電源品質(PI)および電磁環境適合(EMC)設計においてパッケージ部のインダクタンスを把握しておくことは重要である。 …

    Technical report of IEICE. LQE 111(414), 11-16, 2012-01-19

    CiNii Fulltext PDF - Limited 

  • 6

    Measurement of IC Package Inductance with Transmission Line Embedded in Package  [in Japanese]

    IOKIBE Kengo , TANIMICHI Ayumi , TOYOTA Yoshitaka

    … IC/LSIの電源品質(PI)および電磁環境適合(EMC)設計においてパッケージ部のインダクタンスを把握しておくことは重要である。 …

    Technical report of IEICE. OPE 111(413), 11-16, 2012-01-19

    CiNii Fulltext PDF - Limited 

  • 7

    Measurement of IC Package Inductance with Transmission Line Embedded in Package  [in Japanese]

    IOKIBE Kengo , TANIMICHI Ayumi , TOYOTA Yoshitaka

    … IC/LSIの電源品質(PI)および電磁環境適合(EMC)設計においてパッケージ部のインダクタンスを把握しておくことは重要である。 …

    電子情報通信学会技術研究報告. EST, エレクトロニクスシミュレーション 111(415), 11-16, 2012-01-19

    CiNii Fulltext PDF - Limited 

  • 8

    Measurement of IC Package Inductance with Transmission Line Embedded in Package  [in Japanese]

    IOKIBE Kengo , TANIMICHI Ayumi , TOYOTA Yoshitaka

    … IC/LSIの電源品質(PI)および電磁環境適合(EMC)設計においてパッケージ部のインダクタンスを把握しておくことは重要である。 …

    電子情報通信学会技術研究報告. MWP, マイクロ波・ミリ波フォトニクス 111(416), 11-16, 2012-01-19

    CiNii Fulltext PDF - Limited 

  • 9

    Measurement of IC Package Inductance with Transmission Line Embedded in Package  [in Japanese]

    IOKIBE Kengo , TANIMICHI Ayumi , TOYOTA Yoshitaka

    … IC/LSIの電源品質(PI)および電磁環境適合(EMC)設計においてパッケージ部のインダクタンスを把握しておくことは重要である。 …

    電子情報通信学会技術研究報告. PN, フォトニックネットワーク 111(412), 11-16, 2012-01-19

    CiNii Fulltext PDF - Limited 

  • 10

    Measurement of IC Package Inductance with Transmission Line Embedded in Package  [in Japanese]

    IOKIBE Kengo , TANIMICHI Ayumi , TOYOTA Yoshitaka

    電子情報通信学会技術研究報告. EST, エレクトロニクスシミュレーション = IEICE technical report. EST, Electronic simulation technology 111(415), 11-16, 2012-01-19

    References (7)

  • 11

    Measurement of IC Package Inductance with Transmission Line Embedded in Package  [in Japanese]

    IOKIBE Kengo , TANIMICHI Ayumi , TOYOTA Yoshitaka

    電子情報通信学会技術研究報告. MWP, マイクロ波・ミリ波フォトニクス = IEICE technical report. MWP, Microwave and millimeter-wave photonics 111(416), 11-16, 2012-01-19

    References (7)

  • 12

    Measurement of IC Package Inductance with Transmission Line Embedded in Package  [in Japanese]

    IOKIBE Kengo , TANIMICHI Ayumi , TOYOTA Yoshitaka

    電子情報通信学会技術研究報告. PN, フォトニックネットワーク 111(412), 11-16, 2012-01-19

    References (7)

  • 13

    Trends for 2.5D/3D IC Package and Technical Challenge  [in Japanese]

    折井 靖光 , 乃万 裕一 , 松本 圭司

    エレクトロニクス実装学会誌 = Journal of Japan Institute of Electronics Packaging 15(1), 34-37, 2012-01-01

    References (15) Cited by (2)

  • 14

    Interlayer Dielectrics for IC Package Substrate  [in Japanese]

    織壁 宏

    エレクトロニクス実装学会誌 = Journal of Japan Institute of Electronics Packaging 15(1), 2-4, 2012-01-01

    References (4)

  • 15

    Effects of Underfill Stiffness on Thermal Deformation of Solder Joint  [in Japanese]

    LUO Xu , HATAYAMA Eiji , TATENO Masayoshi , KOKUBO Kunio

    … The recent trend in circuit assemblies is to bond larger IC packages to PCB (Printed-circuit Board) by BGA (Ball Grid Array) solder joint and underfills. … This would induce more intricate CTE (Coefficient of Thermal Expansion) mismatches among the PCB, the IC package, the solder joint and the underfill. …

    Journal of the Society of Materials Science, Japan 61(2), 119-124, 2012

    J-STAGE CrossRef

  • 16

    Present Status for The Development of Metal-Based Heat Dissipative Materials  [in Japanese]

    MIZUUCHI Kiyoshi , INOUE Kanryu , AGARI Yasuyuki , KAWAHARA Masakazu , MAKINO Yukio , ITO Mikio

    … Thermal stress and warping arise from CTE differences, which become significant in advanced electronic devices because of high heat generated, for example, when high-power laser diodes or high integration level of IC are in use. … In the case of high-power density devices, the allowable temperature range is limited in the package base and die-attach thermal resistances. …

    Journal of the Japan Society of Powder and Powder Metallurgy 58(12), 717-726, 2011-12-15

    J-STAGE CrossRef References (53) Cited by (1)

  • 17

    Noise Suppression Using IC Resin Package filled with Globular Magnetic Ferrite  [in Japanese]

    YAMAMOTO Kazumi , HAEIWA Kazuhisa

    … 機器の電磁ノイズ抑制対策として,磁気損をもつシート状の材料をICなどノイズ源の近傍に貼り付ける手法が広く用いられている.今回,更なる高密度化と電磁ノイズ抑制機能の向上のため,IC樹脂封止パッケージに新規開発した球状磁性フェライトを充てんすることによりノイズを抑制する手法を検討するとともに,新IC樹脂封止パッケージの開発・試作を行い,目標性能を十分満足する …

    The transactions of the Institute of Electronics, Information and Communication Engineers. B J94-B(12), 1526-1537, 2011-12-01

    CiNii Fulltext PDF - Limited  References (22)

  • 18

    Measurements and Co-Simulation of On-Chip and On-Board AC Power Noise in Digital Integrated Circuits  [in Japanese]

    YOSHIKAWA Kumpei , SASAKI Yuta , ICHIKAWA Kouji , SAITO Yoshiyuki , NAGATA Makoto

    … ICの電源雑音は、チップ・パッケージ・ボードを統合したPDN(Power Delivery Network)のインピーダンス特性および回路の動作周波数によって特徴付けられる.65nmCMOSプロセスで試作したチップに高分解能のオンチップ波形モニタ回路を搭載し電源雑音評価を行うことで、電源雑音に含まれる周波数成分とオンチップデジタル回路からみたインピーダンスとの関連性を明らかにした.また、オンチップの電源雑音測定結果と磁界プロ …

    Technical report of IEICE. ICD 111(327), 73-78, 2011-11-21

    CiNii Fulltext PDF - Limited 

  • 19

    An RF-MEMS tunable capacitor with CMOS driver IC  [in Japanese]

    SUGIZAKI Yoshiaki , IKEHASHI Tamio , YAMAZAKI Hiroaki , SAITO Tomohiro , OGAWA Etsuji , SHIMOOKA Yoshiaki , SHIBATA Hideki

    … CMOSドライバーICを混載したRF-MEMS可変容量を開発した。 … CMOSドライバーICにはMEMSの駆動に必要な高電圧を合成する昇圧回路だけでなく、MEMSの信頼性を向上させる特殊な回路(IBA回路)を実装した。 …

    Technical report of IEICE. ICD 111(327), 13-18, 2011-11-21

    CiNii Fulltext PDF - Limited 

  • 20

    Measurements and Co-Simulation of On-Chip and On-Board AC Power Noise in Digital Integrated Circuits  [in Japanese]

    YOSHIKAWA Kumpei , SASAKI Yuta , ICHIKAWA Kouji , SAITO Yoshiyuki , NAGATA Makoto

    … ICの電源雑音は、チップ・パッケージ・ボードを統合したPDN(Power Delivery Network)のインピーダンス特性および回路の動作周波数によって特徴付けられる.65nmCMOSプロセスで試作したチップに高分解能のオンチップ波形モニタ回路を搭載し電源雑音評価を行うことで、電源雑音に含まれる周波数成分とオンチップデジタル回路からみたインピーダンスとの関連性を明らかにした.また、オンチップの電源雑音測定結果と磁界プロ …

    IEICE technical report. Component parts and materials 111(326), 73-78, 2011-11-21

    CiNii Fulltext PDF - Limited