検索結果 4件中 1-4 を表示

  • 次世代インターネットルータ向けネットワークプロセッサ P-Gear の構成と評価

    石田 慎一 , 奥野 道貴 , 西 宏章

    ネットワークトラフィック処理を高速かつ柔軟に行うデバイスであるネットワークプロセッサ(NP)は, パケットのパイプライン処理, 並列処理等の技法を利用し最大10〜40Gbps(Giga bit per second)程度のスループットを実現している. 本稿では, NPのスループットを更に向上させるために, ネットワークトラフィックの時間的局所性を利用するヘッダラーニングキャッシュ(HLC)とキャッ …

    電子情報通信学会技術研究報告. CPSY, コンピュータシステム 105(453), 19-24, 2005-12-02

    参考文献9件

  • ヘッダラーニングキャッシュとキャッシュミスハンドラを利用したネットワークプロセッサ高速化方式の提案と評価

    奥野 通貴 , 西 宏章

    ネットワークトラフィック処理を高速かつ柔軟に行うデバイスであるネットワークプロセッサ(NP)は,パケットのパイプライン処理,並列処理等の技法を利用し最大10〜40Gbps(Giga bit per second)程度のスループットを実現している.本稿では,NPのスループットを更に向上させるために,ネットワークトラフィックの時間的局所性を利用するヘッダラーニングキャッシュ(HLC)とキャッシュミスハ …

    電子情報通信学会技術研究報告. CS, 通信方式 103(720), 61-66, 2004-03-08

    参考文献5件

  • ヘッダラーニングキャッシュとキャッシュミスハンドラを利用したネットワークプロセッサ高速化方式の提案と評価

    奥野 通貴 , 西 宏章

    ネットワークトラフィック処理を高速かつ柔軟に行うデバイスであるネットワークプロセッサ(NP)は,パケットのパイプライン処理,並列処理等の技法を利用し最大10〜40Gbps(Giga bit per second)程度のスループットを実現している.本稿では,NPのスループットを更に向上させるために,ネットワークトラフィックの時間的局所性を利用するヘッダラーニングキャッシュ(HLC)とキャッシュミスハ …

    電子情報通信学会技術研究報告. DSP, ディジタル信号処理 103(718), 61-66, 2004-03-08

    参考文献5件

  • ヘッダラーニングキャッシュとキャッシュミスハンドラを利用したネットワークプロセッサ高速化方式の提案と評価

    奥野 通貴 , 西 宏章

    ネットワークトラフィック処理を高速かつ柔軟に行うデバイスであるネットワークプロセッサ(NP)は,パケットのパイプライン処理,並列処理等の技法を利用し最大10〜40Gbps(Giga bit per second)程度のスループットを実現している.本稿では,NPのスループットを更に向上させるために,ネットワークトラフィックの時間的局所性を利用するヘッダラーニングキャッシュ(HLC)とキャッシュミスハ …

    電子情報通信学会技術研究報告. CAS, 回路とシステム 103(716), 61-66, 2004-03-08

    参考文献5件

ページトップへ