-
A 32-Mb SPRAM with localized bi-directional write driver, '1'/'0' dual-array equalized reference scheme, and 2T1R memory cell layout
[in Japanese]
-
TAKEMURA Riichiro
,
KAWAHARA Takayuki
,
MIURA Katsuya
,
YAMAMOTO Hiroyuki
,
HAYAKAWA Jun
,
MATSUZAKI Nozomu
,
ONO Kazuo
,
YAMANOUCHI Michihiko
,
ITO Kenchi
,
TAKAHASHI Hiromasa
,
IKEDA Shoji
,
HASEGAWA Haruhiro
,
MATSUOKA Hideyuki
,
OHNO Hideo
1.8V動作, 32nsアクセス,セル書き込み時間40nsの32Mb SPRAMを試作した。本チップは, 150nm CMOSプロセスとサイズが100×200nm^2のトンネル時期抵抗素子(TMR)を用いている。大容量SPRAM向けの搭載した回路技術として,(1)小面積で大書き込み電流を実現する2トランジスタ1抵抗(2T1R)型メモリセルレイアウト,(2)書き込み時の配線抵抗の影響を低減する双方向 …
Technical report of IEICE. ICD 110(9), 53-57, 2010-04-15
CiNii Fulltext PDF - Subscription
References (3)