Search Results:　 1-20 of 45

  • 1

    Analysis of Power Domain Sizes on Multi-Vdd Variable-Pipeline Router  [in Japanese]

    NAKAMURA Takeo , MATSUTANI Hiroki , KOIBUCHI Michihiro , USAMI Kimiyoshi , AMANO Hideharu

    我々はメニーコアにおけるネットワークオンチップ(Network-on-Chip)を低消費電力化するために多電源可変パイプラインルータを提案してきた.本論文では,NoCの電源切り替えを,入力仮想チャネル,入力(物理)チャネルなどのコンポーネント単位,ルータ・ルータクラスタ単位の3つの粒度で行った場合のエネルギーオーバーヘッド,動作周波数,遅延を各々シミュレーションにより評価した.その結果,動作周波数 …

    IEICE technical report. Computer systems 111(398), 49-54, 2012-01-18

    CiNii Fulltext PDF - Limited 

  • 2

    Analysis of Power Domain Sizes on Multi-Vdd Variable-Pipeline Router  [in Japanese]

    NAKAMURA Takeo , MATSUTANI Hiroki , KOIBUCHI Michihiro , USAMI Kimiyoshi , AMANO Hideharu

    我々はメニーコアにおけるネットワークオンチップ(Network-on-Chip)を低消費電力化するために多電源可変パイプラインルータを提案してきた.本論文では,NoCの電源切り替えを,入力仮想チャネル,入力(物理)チャネルなどのコンポーネント単位,ルータ・ルータクラスタ単位の3つの粒度で行った場合のエネルギーオーバーヘッド,動作周波数,遅延を各々シミュレーションにより評価した.その結果,動作周波数 …

    IEICE technical report 111(399), 49-54, 2012-01-18

    CiNii Fulltext PDF - Limited 

  • 3

    Analysis of Power Domain Sizes on Multi-Vdd Variable-Pipeline Router  [in Japanese]

    NAKAMURA Takeo , MATSUTANI Hiroki , KOIBUCHI Michihiro , USAMI Kimiyoshi , AMANO Hideharu

    我々はメニーコアにおけるネットワークオンチップ(Network-on-Chip)を低消費電力化するために多電源可変パイプラインルータを提案してきた.本論文では,NoCの電源切り替えを,入力仮想チャネル,入力(物理)チャネルなどのコンポーネント単位,ルータ・ルータクラスタ単位の3つの粒度で行った場合のエネルギーオーバーヘッド,動作周波数,遅延を各々シミュレーションにより評価した.その結果,動作周波数 …

    Technical report of IEICE. VLD 111(397), 49-54, 2012-01-18

    CiNii Fulltext PDF - Limited 

  • 4

    Configuring a Low-Cost, Power-Saving Multiple Server Backup System : Experimental Results

    KITAMURA Mitsuyoshi

    … Furthermore, it is important to evaluate the virtual server performance in recovering target server functions. … The well-known clock time inaccuracy problem of the virtual server is solved using the network access method regardless of the failure. …

    IEICE Transactions on Communications 95(1), 189-197, 2012-01-01

    J-STAGE CrossRef References (16)

  • 5

    MH4 : multiple-supply-voltages aware high-level synthesis for high-integrated and high-frequency circuits for HDR architectures

    Abe Shin-ya , Shi Youhua , Yanagisawa Masao , Togawa Nozomu

    … We propose three new techniques: virtual area estimation, virtual area adaptation, and floor-planning-directed huddling, and integrate them into our HDR architecture synthesis algorithm. … Virtual area estimation/adaptation effectively estimates a huddle area by gradually reducing it during iterations, which improves the convergence of our algorithm. …

    IEICE Electronics Express 9(17), 1414-1422, 2012

    J-STAGE CrossRef

  • 6

    Investigation to Speed Up Single-flux-quantum Circuits by Applying Higher Bias Voltage  [in Japanese]

    Tanaka Masamitsu , Akaike Hiroyuki , Fujimaki Akira , Takagi Kazuyoshi , Yoshikawa Nobuyuki , Nagasawa Shuichi , Takagi Naofumi

    本稿では、単一磁束量子回路に電源として供給するバイアス電源電圧を高めることにより、回路の高速化を行うことを検討する。単一磁束量子回路を動作させるためのバイアス電流は、通常定電圧源に接続したバイアス抵抗を介してジョセフソン接合に供給されるが、バイアス電圧が十分高くないと定電流源として機能せず、スイッチ時間の増大が起きる。回路シミュレーションによる解析から、I_cR_s積(接合の臨界電流値とシャント抵 …

    Technical report of IEICE. SCE 110(139), 37-40, 2010-07-15

    CiNii Fulltext PDF - Subscription  References (4)

  • 7

    Trial and application of 'Life Log' through the pulse rate  [in Japanese]

    YAMAMOTO Takahiro , KUBARA Masahiko , ENDO Mamoru , ITO Makoto

    近年,不適正な生活習慣やストレスなどにより睡眠に対し不満を抱える人が増加している.本研究では,長期的な脈拍取得を利用したライフログを行い,日中の活動や睡眠の様子を解析し睡眠に対する不満を減らせる環境の整備を進めている.また,目覚ましやリラックスのために利用される音楽を快適な生活・睡眠に利用することを提案し試作・実験を行った.具体的には,長時間記録可能な脈拍取得端末・目覚まし時計型音声再生装置・脈拍 …

    Technical report of IEICE. Multimedia and virtual environment 110(108), 111-116, 2010-06-22

    CiNii Fulltext PDF - Subscription  References (11)

  • 8

    Please Watch Your Time : Media Art using Human Extraction from Camera Images  [in Japanese]

    MATSUMURA Nariaki , TOGASHI Masanori , OHTANI Tomoko , YAMASAKI Toshihiko , AIZAWA Kiyoharu , SUZUKI Yasuhiro

    画像から人物領域を切り出す技術は様々な用途に利用されており,画像処理の主要な課題の一つとなっている.近年ではメディアアートの分野においてもインタラクティブな作品に画像処理技術を利用する物が増えてきているが,作品を見ている人物自身の姿や行動を作品に反映させる為には,正確な切り出しが必要となる.そこで本稿では,実時間でメディアアートに利用可能な精度で画像分割を行うシステムを開発し,切り出した人物画像を …

    Technical report of IEICE. Multimedia and virtual environment 109(466), 113-118, 2010-03-05

    CiNii Fulltext PDF - Subscription  References (8)

  • 9

    Using a Virtual Machine Monitor to Slow Down CPU Speed for Embedded Time-Sensitive Software Testing

    Tetsuya Yoshida , Hiroshi Yamada , Kenji Kono

    … This paper describes FoxyLargo that smoothly slows down CPU speed with a virtual machine monitor (VMM). … FoxyLargo carefully schedules a virtual machine (VM) to provide an illusion that the VM is running slowly from the viewpoint of time-sensitive applications. … For this purpose, FoxyLargo combines three techniques: 1) fine-grained, 2) interrupt-sensitive, and 3) clock-tick based VM scheduling. …

    情報処理学会論文誌. コンピューティングシステム 2(3), 116-130, 2009-09-18

    CiNii Link1

  • 10

    A 2.0Vpp Input, 0.5V Supply Delta Amplifier with A-to-D Conversion

    MASUI Yoshihiro , YOSHIDA Takeshi , IWATA Atsushi

    … Recent progress in scaled CMOS technologies can enhance signal bandwidth and clock frequency of analog-digital mixed VLSIs. … DeltaAMP folds a delta signal of an input voltage within a window using a virtual ground amplifier, modulation switches and comparators. …

    IEICE Transactions on Electronics 92(6), 828-834, 2009-06-01

    J-STAGE CrossRef References (8)

  • 11

    A Method for Improving the Confidence of Performance Measurement under Virtual Machine Environment  [in Japanese]

    NAGAMI Yoshitaka , OKUDA Takeshi , KADOBAYASHI Youki , YAMAGUCHI Suguru

    計算機性能の向上と資源の余剰発生により,サーバ統合に対する注目が高まっている.サーバ統合において期待されている技術として仮想計算機技術があり,仮想計算機により提供される処理性能を計測する要求がある.本研究では,性能計測の重要な要素である時刻精度に注目する.そこでまず,実計算機の時刻を基準とし,仮想計算機における時刻の推移を観測した.その結果仮想計算機環境では,時刻精度が不十分であったため,性能計測 …

    IEICE technical report 108(457), 233-238, 2009-02-24

    CiNii Fulltext PDF - Subscription  References (7)

  • 12

    Using a Virtual Machine Monitor to Slow Down CPU Speed for Embedded Time-Sensitive Software Testing

    Yoshida Tetsuya , Yamada Hiroshi , Kono Kenji

    … This paper describes FoxyLargo that smoothly slows down CPU speed with a virtual machine monitor (VMM). … FoxyLargo carefully schedules a virtual machine (VM) to provide an illusion that the VM is running slowly from the viewpoint of time-sensitive applications. … For this purpose, FoxyLargo combines three techniques: 1) fine-grained, 2) interrupt-sensitive, and 3) clock-tick based VM scheduling. …

    Information and Media Technologies 4(4), 870-884, 2009

    J-STAGE

  • 13

    Using a Virtual Machine Monitor to Slow Down CPU Speed for Embedded Time-Sensitive Software Testing

    Yoshida Tetsuya , Yamada Hiroshi , Kono Kenji

    … This paper describes FoxyLargo that smoothly slows down CPU speed with a virtual machine monitor (VMM). … FoxyLargo carefully schedules a virtual machine (VM) to provide an illusion that the VM is running slowly from the viewpoint of time-sensitive applications. … For this purpose, FoxyLargo combines three techniques: 1) fine-grained, 2) interrupt-sensitive, and 3) clock-tick based VM scheduling. …

    IPSJ Online Transactions 2, 200-214, 2009

    J-STAGE CrossRef

  • 14

    Slowing Down CPU Speed for Embedded Interactive Software Testing  [in Japanese]

    Yoshida Tetsuya , Yamada Hiroshi , Kono Kenji

    携帯型のビデオプレイヤなどの組込みシステムでは,高い応答性を必要とするGUIや実時間処理を要するソフトウェアを動作させることが一般的になっている.通常,組込みソフトウェアの検証はデスクトップPC上でのシミュレーションやエミュレーションによって行われるため,こうした時間依存性の高いソフトウェアの応答性やビデオ再生の品質などを実時間で検証することは難しい.時間依存性の高い組込みソフトウェアの動作検証を …

    IPSJ SIG Notes 2008(35), 195-202, 2008-04-16

    CiNii Fulltext PDF - Open Access  References (11)

  • 15

    Test Scheduling for Multi-Clock Domain SoCs under Power Constraint

    YONEDA Tomokazu , MASUDA Kimihiko , FUJIWARA Hideo

    … This paper presents a power-constrained test scheduling method for multi-clock domain SoCs that consist of cores operating at different clock frequencies during test. … In the proposed method, we utilize virtual TAM to solve the frequency gaps between cores and the ATE. … Moreover, we present a technique to reduce power consumption of cores during test while the test time of the cores remain the same or increase a little by using virtual TAM. …

    IEICE Transactions on Information and Systems 91(3), 747-755, 2008-03-01

    J-STAGE CrossRef References (27)

  • 16

    Development Environment for Mobile Ad-hoc Network Systems Using Network Simulator MobiREAL(Adhoc Networks,<Special Issue>Multimedia, Distributed, Cooperative and Mobile (DICOMO2006))  [in Japanese]

    MAEDA KUMIKO , UMEDU TAKAAKI , YAMAGUCHI HIROZUMI , YASUMOTO KEIICHI , HIGASHINO TERUO

    本論文では現実的なノードの行動を再現可能なワイヤレスネットワークシミュレータMobiREALを用いた実機・シミュレーション混在型のMANETアプリケーション開発支援環境を提案する.提案環境ではシミュレーションの進行を実時間に同期させ,実機上のアプリケーションと連携させることにより,実装固有の問題の検証を比較的大規模なネットワーク環境で行うことが可能である.また,シミュレーション中にノードの移動経路 …

    IPSJ Journal 48(7), 2238-2246, 2007-07-15

    CiNii Fulltext PDF - Open Access  References (10)

  • 17

    Edge-to-Edge Quality-of-Service Domain(Internet)

    LIM Teck Meng , LEE Bu-Sung , YEO Chai Kiat

    … Useful functions like instantaneous service rate and fine granular dropping scheme can be derived with a combination of embedded information and relative virtual clock technique. …

    IEICE transactions on communications E89-B(5), 1554-1569, 2006-05-01

    CiNii Fulltext PDF - Subscription  References (34)

  • 18

    Estimating Current Distribution on Printed Circuit Board by Near Field Measurement  [in Japanese]

    TAKASU Kazuhiro , TERAMOTO Manabu , CHEN Qiang , SAWAYA Kunio

    近年, 電子機器のディジタル化や高速化が進み, 電子機器から漏れた電磁波が周辺の電子機器を誤作動させるといる問題が深刻化している. そのため電子機器から不要電磁波を放射する波源の位置を特定することが必要である. 近傍界測定によって基板上の電流分布を推定する方法が提案されているが, 本報告ではFDTD法を用いて仮想波源と受信プローブの相互インピーダンスを求めることにより, 近傍電磁界の測定値からマイ …

    IEICE technical report. Electromagnetic compatibility 105(31), 35-40, 2005-04-15

    CiNii Fulltext PDF - Subscription  References (5)

  • 19

    Evaluation of Clustered Superscalar Processor with Direct Dependence Matrix-Based Scheduling Scheme  [in Japanese]

    KONISHI MASAHITO , NISHINO KENGO , GOSHIMA MASAHIRO , NAKASHIMA YASUHIKO , MORI SHIN-ICHIRO , TOMITA SHINJI

    スーパースケーラ・プロセッサにおけるバイパス・ロジックは将来的にクロック速度を制限すると予測されており,この問題に対してプロセッサをクラスタ化する研究が行われている.一方,我々は,やはりクリティカルになると予測される命令スケジューリング機構のwakeupと呼ばれるロジックに対し,これを高速化する手法である直接依存行列型スケジューリングを提案している.この2つの方式の組み合わせとして集中型・分散型・ …

    IPSJ SIG Notes 2002(81), 151-156, 2002-08-22

    CiNii Fulltext PDF - Open Access  References (11) Cited by (1)

  • 20

    Providing Scalable Support for Multiple QoS Guarantees : Architecture and Mechanisms

    HOU Yiwei Thomas , DUAN Zhenhai , ZHANG Zhi-Li , CHUJO Takafumi

    … On the data plane, we present a node architecture based on the virtual time reference system (VTRS). … The key building block of our node architecture is the core-stateless virtual clock (CSVC) scheduling algorithm, which, in terms of providing delay guarantee, has the same expressive power as a stateful weighted fair queueing (WFQ) schedular. …

    IEICE transactions on communications E84-B(10), 2830-2849, 2001-10-01

    CiNii Fulltext PDF - Subscription  References (28) Cited by (3)