電気銅めっきを用いた各種波形制御によるビアフィリング Vra Filling by Electroplating under Various Waveforms

この論文にアクセスする

この論文をさがす

著者

抄録

Printed wiring board density is increasing with progress in electronic devices. Build-up has attracted in high-density mounting. Via-hole plating is used for standard layer-to-layer connection. The process becomes complicated because the insulation layer must be planarized by filling via holes with insulation resin or conductive paste after plating.<br>We studied the possibility of via filling by controlling the current waveform of current and additive agents for copper electroplating. Via-filling is achieved by applying low current during plating. Current waveform control and additive agent selection were affected to via filling.

収録刊行物

  • 表面技術 = The Journal of the Surface Finishing Society of Japan  

    表面技術 = The Journal of the Surface Finishing Society of Japan 49(12), 1332-1335, 1998-12-01 

    The Surface Finishing Society of Japan

参考文献:  7件

参考文献を見るにはログインが必要です。ユーザIDをお持ちでない方は新規登録してください。

被引用文献:  3件

被引用文献を見るにはログインが必要です。ユーザIDをお持ちでない方は新規登録してください。

各種コード

  • NII論文ID(NAID)
    10002111330
  • NII書誌ID(NCID)
    AN1005202X
  • 本文言語コード
    JPN
  • 資料種別
    ART
  • ISSN
    09151869
  • NDL 記事登録ID
    4624043
  • NDL 雑誌分類
    ZP41(科学技術--金属工学・鉱山工学)
  • NDL 請求記号
    Z17-291
  • データ提供元
    CJP書誌  CJP引用  NDL  J-STAGE 
ページトップへ