2×2部分乗算器を用いた高速並列乗算器の構成

• 李 相球

  韓南大学

• 秋月 影雄

  早稲田大学

書誌事項

タイトル別名

• Fast Parallel Multiplier using 2×2 Submultipliers
• 2 2 ブブン ジョウザンキ オ モチイタ コウソク ヘイレツ ジョウザンキ ノ コウセイ
• Fast Parallel Multiplier using 2×2 Submultipliers

抄録

In this paper, we propose a novel parallel multiplication scheme using 2×2 submultipliers. It adopts a new encoding method which halves the number of partical products through 2×2 submultipliers and rearrangement of primitive partical products. We present the parallel multiplication algorithm and design a 16bit×16bit multiplier architecture of the proposed method, which is suitable for VLSI implementation. The proposed scheme can be easily extended to large-size multipliers with 32, 54 or even longer bits. This parallel mltiplication scheme can be applied to many areas such as DSP, MPEG and so on.

収録刊行物

• 電気学会論文誌Ｃ（電子・情報・システム部門誌）

  電気学会論文誌Ｃ（電子・情報・システム部門誌） 119 (1), 136-142, 1999

  一般社団法人 電気学会

キーワード

• parallel multiplication
• 2×2 submultiplier
• partial product

詳細情報

• CRID: 1390282679585083648
• NII論文ID: 130006844135
• NII論文ID: 10002816064
• NII書誌ID: AN10065950
• DOI: 10.1541/ieejeiss1987.119.1_136
• ISSN: 13488155
• ISSN: 03854221
• NDL書誌ID: 971498
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I971498
• Web Site: https://www.jstage.jst.go.jp/article/ieejeiss1987/119/1/119_1_136/_pdf
• データソース種別:
  • JaLC
  • NDL
  • Crossref
  • CiNii Articles
• 抄録ライセンスフラグ: 使用不可