積層配置による平行導体間アークの駆動速度向上対策の提案

• 稲葉 次紀

  中央大学

• 尾井 宏行

  中央大学

• 伊藤 周

  中央大学

• 長谷川 賢一

  三英社製作所

書誌事項

タイトル別名

• Proposal of Improvement of Arc Velocity travelling between Parallel Conductors in Piling-up Arrangement
• セキソウ ハイチニヨルヘイコウ ドウタイ カン アーク ノ クドウ ソクド コ

抄録

The travelling of an arc between parallel electrodes can be used in order W suppress the fault current by inserting the electrode, resistance to the fault circuit, where the arc velocity plays the most important role. In order to increase the arc velocity a special piling-up type has been theoretically recommended, the arc velocity of which is expected to become about 22% faster than that in the ordinary parallel type.

収録刊行物

• 電気学会論文誌Ｂ（電力・エネルギー部門誌）

  電気学会論文誌Ｂ（電力・エネルギー部門誌） 118 (10), 1078-1084, 1998

  一般社団法人 電気学会

キーワード

• アーク
• 走行
• 速度
• 平行導体

詳細情報

• CRID: 1390282679581555584
• NII論文ID: 130006841286
• NII論文ID: 10005721303
• NII論文ID: 10002876916
• NII書誌ID: AN10136334
• DOI: 10.1541/ieejpes1990.118.10_1078
• ISSN: 13488147
• ISSN: 03854213
• ISSN: http://id.crossref.org/issn/03854213
• NDL書誌ID: 4565891
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I4565891
• Web Site: https://www.jstage.jst.go.jp/article/ieejpes1990/118/10/118_10_1078/_pdf
• データソース種別:
  • JaLC
  • NDL
  • Crossref
  • CiNii Articles
• 抄録ライセンスフラグ: 使用不可