アナログICレイアウト設計における回路図クラスタ情報に基づくマルチレベル配置手法の提案

• 野島 隆志

• 朱 小科

• 高島 康裕

書誌事項

タイトル別名

• アナログ IC レイアウト セッケイ ニ オケル カイロズ クラスタ ジョウホウ ニ モトヅク マルチレベル ハイチ シュホウ ノ テイアン
• デザインガイア2003--VLSI設計の新しい大地を考える研究会
• デザイン ガイア 2003 VLSI セッケイ ノ アタラシイ ダイチ オ カンガエル ケンキュウカイ

収録刊行物

• 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報

  電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 103 (480), 193-198, 2003-11-28

  東京 : 電子情報通信学会

キーワード

• 素子配置
• シーケンスペア
• クラスタ制約
• 多段階シミュレーテッドアニーリング
• analog IC layout
• device-level placement
• sequence-pair
• cluster constraint
• multi-step simulated annealing

詳細情報

• CRID: 1520290882975988224
• NII論文ID: 110002687629
• NII論文ID: 110003294244
• NII論文ID: 10011857227
• NII論文ID: 110003316330
• NII論文ID: 110003173660
• NII書誌ID: AA1123312X
• ISSN: 09135685
• ISSN: 09196072
• NDL書誌ID: 6797465
• NDL書誌ID: 6797129
• NDL書誌ID: 6802123
• NDL書誌ID: 6796721
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I6797465
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I6797129
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I6802123
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I6796721
• 本文言語コード: ja
• NDL 雑誌分類:
  • ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
• データソース種別:
  • NDL
  • CiNii Articles