広帯域多段CMOSリミッタ増幅回路構成による高速ディジタル信号伝送用イコライザ回路

書誌事項

タイトル別名
  • A High-speed Digital Communication Equalizer Using Broadband CMOS Multistage Limiting Amplifier

この論文をさがす

収録刊行物

被引用文献 (1)*注記

もっと見る

参考文献 (4)*注記

もっと見る

詳細情報 詳細情報について

  • CRID
    1571417125175695232
  • NII論文ID
    10017584717
  • NII書誌ID
    AN10441815
  • 本文言語コード
    ja
  • データソース種別
    • CiNii Articles

問題の指摘

ページトップへ