90nmディジタルCMOSプロセスハイゲイン-オフセットキャンセル-正帰還増幅器を利用した30mW 12ビット50MS/sサブレンジング方式ADC A 30mW 12b 50MS/s Subranging ADC with a High-Gain Offset-Canceling Positive-Feedback Amplifier in 90nm Digital CMOS

この論文をさがす

著者

収録刊行物

  • 電子情報通信学会技術研究報告. ICD, 集積回路  

    電子情報通信学会技術研究報告. ICD, 集積回路 106(71), 61-64, 2006-05-18 

参考文献:  2件

参考文献を見るにはログインが必要です。ユーザIDをお持ちでない方は新規登録してください。

キーワード

各種コード

  • NII論文ID(NAID)
    10018155522
  • NII書誌ID(NCID)
    AN10013276
  • 本文言語コード
    JPN
  • 資料種別
    ART
  • データ提供元
    CJP書誌 
ページトップへ