65nm SoC向け混載SRAMでの動作マージン改善回路 A 65nm SoC Embedded 6T-SRAM Design for Manufacturing with Read and Write Cell Stabilizing Circuits

この論文をさがす

著者

収録刊行物

  • 電子情報通信学会技術研究報告. ICD, 集積回路  

    電子情報通信学会技術研究報告. ICD, 集積回路 106(207), 149-153, 2006-08-10 

参考文献:  7件

参考文献を見るにはログインが必要です。ユーザIDをお持ちでない方は新規登録してください。

各種コード

  • NII論文ID(NAID)
    10018234205
  • NII書誌ID(NCID)
    AN10013276
  • 本文言語コード
    JPN
  • 資料種別
    ART
  • データ提供元
    CJP書誌 
ページトップへ