65nm SoC向け混載SRAMでの動作マージン改善回路

• 薮内 誠

• 大林 茂樹

• 新居 浩二

Bibliographic Information

Other Title

• 65nm SoC ムケ コンサイ SRAM デ ノ ドウサ マージン カイゼン カイロ

Journal

• 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報

  電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 106 (206), 149-153, 2006-08

  東京 : 電子情報通信学会

Keywords

• CMOS
• アシスト回路
• 65nm CMOS
• Vthカーブ
• ばらつき
• Assist circuit
• Vth curve
• Variability

Details

• CRID: 1520572357058149760
• NII Article ID: 110004824047
• NII Article ID: 10018234205
• NII Article ID: 110004823929
• NII Book ID: AA1123312X
• ISSN: 09135685
• NDL BIB ID: 8048052
• NDL BIB ID: 8048391
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I8048052
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I8048391
• Text Lang: ja
• NDL Source Classification:
  • ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
• Data Source:
  • NDL
  • CiNii Articles