高耐圧SiC-JFETの交流特性測定 : 高電圧バイアスおよびゲート電圧印加を可能とする測定回路 High voltage-capacitance characteristics measurement for SiC-JFET : Circuits for applying high bias voltage and gate voltage to SiC-JFET

この論文をさがす

著者

収録刊行物

  • 電子情報通信学会技術研究報告. CAS, 回路とシステム  

    電子情報通信学会技術研究報告. CAS, 回路とシステム 106(272), 19-24, 2006-09-27 

参考文献:  7件

参考文献を見るにはログインが必要です。ユーザIDをお持ちでない方は新規登録してください。

各種コード

  • NII論文ID(NAID)
    10018646708
  • NII書誌ID(NCID)
    AN10013094
  • 本文言語コード
    JPN
  • 資料種別
    ART
  • データ提供元
    CJP書誌 
ページトップへ