マルチPD方式におけるPLL周波数シンセサイザの位相比較器に関する一考察

• 鷲見 育亮

  鳥取環境大学

• 仁木 尚治

  (株)アドバンテスト研究所

• 築谷 隆雄

  松江工業高等専門学校

• 東村 正巳

  松江工業高等専門学校

• 副井 裕

  鳥取大学

書誌事項

タイトル別名

• A Study on the Phase Detector in Multi PD PLL Frequency Synthesizer

収録刊行物

• 電気学会研究会資料. ECT, 電子回路研究会

  電気学会研究会資料. ECT, 電子回路研究会 2002 (89), 19-24, 2002-11-14

キーワード

• PLL周波数シンセサイザ
• 高速ロックアップ
• マルチプログラマブル分周器 (Multi-PD) 方式
• プリスケーラ
• 位相比較器
• 不感帯

詳細情報

• CRID: 1570572700399752576
• NII論文ID: 10018970178
• NII書誌ID: AN10441815
• 本文言語コード: ja
• データソース種別:
  • CiNii Articles