高性能ひずみSOI-CMOS素子技術 : キャリア移動度劣化機構と素子設計 High Performance Strained-SOI CMOS Technology : Degradation Mechanism for Carrier Mobility and Device Design

この論文をさがす

収録刊行物

  • 電気学会研究会資料. EDD, 電子デバイス研究会

    電気学会研究会資料. EDD, 電子デバイス研究会 2003(32), 7-11, 2003-03-06

参考文献:  12件中 1-12件 を表示

  • <no title>

    RASHED M.

    IEDM Tech. Dig., 1995, 1995

    被引用文献1件

  • <no title>

    NAYAK D. K.

    Appl. Phys. Lett. 64, 9, 1994

    被引用文献1件

  • <no title>

    MIZUNO T.

    Symp. VLSI Tech. Dig., 2002, 2002

    被引用文献1件

  • <no title>

    MIZUNO T.

    IEDM Tech. Dig., 2002, 2002

    被引用文献1件

  • <no title>

    TEZUKA T.

    Symp. VLSI Tech. Dig., 2002, 2002

    被引用文献1件

  • <no title>

    TAKAGI S.

    Jpn. J. Appl. Phys. 37, 1289, 1998

    被引用文献1件

  • <no title>

    STERN F.

    Phys. Rev. B 5, 4891, 1972

    被引用文献1件

  • <no title>

    TAKAGI S.

    J. Appl. Phys. 80, 1567, 1996

    被引用文献29件

  • <no title>

    TAKAGI S.

    IEEE Trans. Electron Devices 41(12), 2357-2362, 1994

    被引用文献60件

  • Strained-Si heterostructure field effect transistors

    MAITI C. K.

    Semicond. Sci. Technol. 13, 1225-1246, 1998

    被引用文献5件

  • <no title>

    GAMIZ F.

    Appl. Phys. Lett. 80, 4160, 2002

    被引用文献1件

  • <no title>

    PEOPLE R.

    Appl. Phys. Lett. 47, 322, 1985

    被引用文献18件

各種コード

  • NII論文ID(NAID)
    10018989870
  • NII書誌ID(NCID)
    AN1044178X
  • 本文言語コード
    JPN
  • 資料種別
    ART
  • データ提供元
    CJP書誌 
ページトップへ