フレックス・パスゲートSRAMによる雑音余裕向上 Static Noise Margin Enhancement by Flex-Pass-Gate SRAM

この論文にアクセスする

この論文をさがす

著者

    • 大内 真一 O'UCHI Shin-ichi
    • 産業技術総合研究所エレクトロニクス研究部門 Nanoelectronices Research Institute, National Institute of Advanced Industrial Science and Technology (AIST)
    • 昌原 明植 MASAHARA Meishoku
    • 産業技術総合研究所エレクトロニクス研究部門 Nanoelectronices Research Institute, National Institute of Advanced Industrial Science and Technology (AIST)
    • 坂本 邦博 [他] SAKAMOTO Kunihiro
    • 産業技術総合研究所エレクトロニクス研究部門 Nanoelectronices Research Institute, National Institute of Advanced Industrial Science and Technology (AIST)
    • 遠藤 和彦 ENDO Kazuhiko
    • 産業技術総合研究所エレクトロニクス研究部門 Nanoelectronices Research Institute, National Institute of Advanced Industrial Science and Technology (AIST)
    • 柳 永〓 LIU Yungxun
    • 産業技術総合研究所エレクトロニクス研究部門 Nanoelectronices Research Institute, National Institute of Advanced Industrial Science and Technology (AIST)
    • 松川 貴 MATSUKAWA Takashi
    • 産業技術総合研究所エレクトロニクス研究部門 Nanoelectronices Research Institute, National Institute of Advanced Industrial Science and Technology (AIST)
    • 関川 敏弘 SEKIGAWA Toshihiro
    • 産業技術総合研究所エレクトロニクス研究部門 Nanoelectronices Research Institute, National Institute of Advanced Industrial Science and Technology (AIST)
    • 小池 汎平 KOIKE Hanpei
    • 産業技術総合研究所エレクトロニクス研究部門 Nanoelectronices Research Institute, National Institute of Advanced Industrial Science and Technology (AIST)
    • 鈴木 英一 SUZUKI Eiichi
    • 産業技術総合研究所エレクトロニクス研究部門 Nanoelectronices Research Institute, National Institute of Advanced Industrial Science and Technology (AIST)

抄録

A Flex-Pass-Gate SRAM, <i>i.e.</i> a fin-type-field-effect-transistor- (FinFET-) based SRAM, is proposed to enhance noise margin during both read and write operations. In its cell, the flip-flop is composed of usual three-terminal- (3T-) FinFETs while pass gates are composed of four-terminal- (4T-) FinFETs. The 4T-FinFETs enable to adopt a dynamic threshold-voltage control in the pass gates. During a write operation, the threshold voltage of the pass gates is lowered to enhance the writing speed and stability. During the read operation, on the other hand, the threshold voltage is raised to enhance the static noise margin. An asymmetric-oxide 4T-FinFET is helpful to manage the leakage current through the pass gate. In this paper, a design strategy of the pass gate with an asymmetric gate oxide is considered, and a TCAD-based Monte Carlo simulation reveals that the Flex-Pass-Gate SRAM based on that design strategy is expected to be effective in half-pitch 32-nm technology for low-standby-power (LSTP) applications, even taking into account the variability in the device performance.

収録刊行物

  • 電気学会論文誌. C, 電子・情報・システム部門誌 = The transactions of the Institute of Electrical Engineers of Japan. C, A publication of Electronics, Information and System Society  

    電気学会論文誌. C, 電子・情報・システム部門誌 = The transactions of the Institute of Electrical Engineers of Japan. C, A publication of Electronics, Information and System Society 128(6), 919-925, 2008-06-01 

    The Institute of Electrical Engineers of Japan

参考文献:  7件

参考文献を見るにはログインが必要です。ユーザIDをお持ちでない方は新規登録してください。

各種コード

  • NII論文ID(NAID)
    10021132699
  • NII書誌ID(NCID)
    AN10065950
  • 本文言語コード
    JPN
  • 資料種別
    ART
  • ISSN
    03854221
  • NDL 記事登録ID
    9531968
  • NDL 雑誌分類
    ZN31(科学技術--電気工学・電気機械工業)
  • NDL 請求記号
    Z16-795
  • データ提供元
    CJP書誌  NDL  J-STAGE 
ページトップへ