ダブルエッジトリガ型位相比較器を用いた位相同期回路の小面積化
書誌事項
- タイトル別名
-
- Area-Efficient Phase-Locked Loop using Double-Edge-Triggered Phase-Frequency Detector
この論文をさがす
収録刊行物
-
- 電気学会研究会資料. ECT, 電子回路研究会
-
電気学会研究会資料. ECT, 電子回路研究会 2008 (1), 13-18, 2008-01-31
- Tweet
キーワード
詳細情報
-
- CRID
- 1573105975747034368
-
- NII論文ID
- 10025647684
-
- NII書誌ID
- AN10441815
-
- 本文言語コード
- ja
-
- データソース種別
-
- CiNii Articles