ダブルエッジトリガ型位相比較器を用いた位相同期回路の小面積化

書誌事項

タイトル別名
  • Area-Efficient Phase-Locked Loop using Double-Edge-Triggered Phase-Frequency Detector

この論文をさがす

収録刊行物

参考文献 (9)*注記

もっと見る

詳細情報

  • CRID
    1573105975747034368
  • NII論文ID
    10025647684
  • NII書誌ID
    AN10441815
  • 本文言語コード
    ja
  • データソース種別
    • CiNii Articles

問題の指摘

ページトップへ