冗長2進加算における中間和演算を省略した高速冗長2進乗算器の提案

• 仲里 常智

• 島尻 寛之

• 吉田 たけお

書誌事項

タイトル別名

• ジョウチョウ 2シン カサン ニ オケル チュウカン ワ エンザン オ ショウリャク シタ コウソク ジョウチョウ 2シン ジョウザンキ ノ テイアン

収録刊行物

• 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報

  電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 102 (611), 7-12, 2003-01-29

  東京 : 電子情報通信学会

キーワード

• 冗長2進表現
• Booth法
• 部分積
• Redundant Binary Representation
• Redundant Binary Multiplier
• Booth's Method
• Partial Product
• Intermediate Sum Operation

詳細情報

• CRID: 1520009407411498624
• NII論文ID: 110002665581
• NII論文ID: 110003294104
• NII論文ID: 110003178587
• NII書誌ID: AA1123312X
• ISSN: 09135685
• ISSN: 09196072
• NDL書誌ID: 6467456
• NDL書誌ID: 6467855
• NDL書誌ID: 6462713
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I6467456
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I6467855
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I6462713
• 本文言語コード: ja
• NDL 雑誌分類:
  • ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
• データソース種別:
  • NDL
  • CiNii Articles