シーケンシャル実行型PrologマシンPEK -ハードウェア構成- Sequential Prolog Machine PEK - Its hardware Architecture

この論文にアクセスする

この論文をさがす

著者

抄録

水平型マイクロプログラム制御方式を導入したシーケンシャル実行型PrologマシンPEKのハードウェア構成について論じる.本マシンはPrologプログラムの実行機構と整合性のよい斬新なアーキテクチャをもつコンピュータシステムの研究を目的としたもので 次のような特徴を備えている.(1)96ビット幅16k語のマイクロプログラム用メモリをもった水平マイクロプログラム制御型のマシンであること (2)システムの構成用素子としてビットスライス・マイクロプロセッサ素子を用いていること (3)タグアーキテクチャを採用していること (4)三つのハードウェアスタックと一つのプロセスメモリと呼ぶ高速アクセス可能なメモリを主メモリに当たる共有メモリと独立に設け 高速並行アクセスを可能とした.(5)本マシンはホストコンピュータ(MC-68000)のバックエンドプロセッサとして設計されておりホストプロセッサとは共有メモリとインタフェースレジスタを介して接続されている.以上の構成により本マシンはインタプリタで約60kLIPSの性能を出している.

収録刊行物

  • 情報処理学会論文誌

    情報処理学会論文誌 26(5), 855-861, 1985-09-15

    一般社団法人情報処理学会

被引用文献:  1件中 1-1件 を表示

各種コード

  • NII論文ID(NAID)
    110002724058
  • NII書誌ID(NCID)
    AN00116647
  • 本文言語コード
    JPN
  • 資料種別
    Journal Article
  • ISSN
    1882-7764
  • データ提供元
    CJP引用  NII-ELS  IPSJ 
ページトップへ