試作BCプロセッサアレイとその評価 Experimental BC Processor Array System and Its Evaluation

この論文にアクセスする

この論文をさがす

著者

    • 小畑 正貴 KOHATA MASAKI
    • 岡山理科大学工学部電子工学科 Department of Electronic Engineering, Faculty of Engineeing, Okayama University of Science
    • 宮垣 嘉也 MIYAGAKI YOSHIYA
    • 岡山理科大学工学部電子工学科 Department of Electronic Engineering, Faculty of Engineeing, Okayama University of Science

抄録

筆者らは以前 隣接プロセッサヘの結合端子とバスによる放送端子とを合わせ持つプロセッサ(BCプロセッサ)を提案し BCプロセッサから構成されるプロセッサアレイが行列の乗算や連立一次方程式の計算を効率よく実行できることを示した.またマイクロプロセッサを用いた1次元BCプロセッサアレイを設計し 画像処理やデータベース処理へも応用できることを示した.本論文では1次元BCプロセッサアレイの試作機とその性能評価について論じている.試作機は256台のプロセッサを持ち CPUにはZ8を使用している.まず試作機の概要とソフトウェアについて述べ 実行例では本システムが行列乗算をO(n^2)で実行できることを示す.また行列乗算における処理時間の内訳を測定し ブロードキャスト転送の効果やシステムの拡張性について評価を加える.

収録刊行物

  • 情報処理学会論文誌

    情報処理学会論文誌 27(9), 909-915, 1986-09-15

    一般社団法人情報処理学会

各種コード

  • NII論文ID(NAID)
    110002724212
  • NII書誌ID(NCID)
    AN00116647
  • 本文言語コード
    JPN
  • 資料種別
    Journal Article
  • ISSN
    1882-7764
  • データ提供元
    NII-ELS  IPSJ 
ページトップへ