試作BCプロセッサアレイとその評価

• 小畑, 正貴

• 宮垣, 嘉也

• 金田, 悠紀夫

Bibliographic Information

Other Title

• Experimental BC Processor Array System and Its Evaluation
• コンピュータアーキテクチャ

Abstract

筆者らは以前 隣接プロセッサヘの結合端子とバスによる放送端子とを合わせ持つプロセッサ(BCプロセッサ)を提案し BCプロセッサから構成されるプロセッサアレイが行列の乗算や連立一次方程式の計算を効率よく実行できることを示した.またマイクロプロセッサを用いた1次元BCプロセッサアレイを設計し 画像処理やデータベース処理へも応用できることを示した.本論文では1次元BCプロセッサアレイの試作機とその性能評価について論じている.試作機は256台のプロセッサを持ち CPUにはZ8を使用している.まず試作機の概要とソフトウェアについて述べ 実行例では本システムが行列乗算をO(n^2)で実行できることを示す.また行列乗算における処理時間の内訳を測定し ブロードキャスト転送の効果やシステムの拡張性について評価を加える.

Journal

• 情報処理学会論文誌

  情報処理学会論文誌 27 (9), 909-915, 1986-09-15

  Information Processing Society of Japan (IPSJ)

Keywords

• 論文

Details

• CRID: 1050282812866007040
• NII Article ID: 110002724212
• NII Book ID: AN00116647
• ISSN: 18827764
• Web Site: http://id.nii.ac.jp/1001/00015619/
• Text Lang: ja
• Article Type: journal article
• Data Source:
  • IRDB
  • CiNii Articles