書誌事項
- タイトル別名
-
- A Deferred Cache Coherency Protocol Exploiting Weak Consistency
この論文をさがす
抄録
緩いメモリ・コンシステンシ・モデルを利用した新しい遅延キャッシュ・コヒーレンシ・プロトコルを提案する.本プロトコルを採用したキャッシュ・メモリはプロセッサから要求されたメモリ・アクセス群に対するコヒーレンシ・トランザクションをリオーダリング限界まで遅延させることが可能である.この遅延によりメモリ・アクセス群に対してのコヒーレンシ・トランザクションを統合して発行することができ,トランザクション総数を従来のプロトコルより削減することが可能となる.本報告では遅延キャッシュ・コヒーレンシ・プロトコルを用いたシステムのシミュレーションによる性能評価を行い,シミュレーション結果から遅延キャッシュ・コヒーレンシ・プロトコルの特性について考察する.
収録刊行物
-
- 情報処理学会研究報告. ARC,計算機アーキテクチャ研究会報告
-
情報処理学会研究報告. ARC,計算機アーキテクチャ研究会報告 113 153-160, 1995-08-23
一般社団法人情報処理学会
- Tweet
詳細情報 詳細情報について
-
- CRID
- 1570854177086622208
-
- NII論文ID
- 110002775426
-
- NII書誌ID
- AN10096105
-
- 本文言語コード
- ja
-
- データソース種別
-
- CiNii Articles