HDLベースのハードウェア進化システム : FPGAを用いた適応度評価 Hardware Evolution System based on HDL : Evaluation of Fitness using FPGA

この論文にアクセスする

この論文をさがす

抄録

我々はハードウェア記述言語(HDL)を用いたハードウェア進化システムAdAM (Adaptive Architecture Methodology)を提案してきた。[1][2][3]ではハードウェアの適応度評価をHDLレベルでの動作シミュレータにより行っていた。本稿てはFPGA (Field Programmable Gate Array)を用いてハードウェアの適応度評価を行うハードウェア進化システムを構築し, その動作確認を行った結果について報告する。AdAMシステムではSFLというLSI設計システムPARTHENONのHDLを用いている。このSFLの文法情報を染色体として用いることによりSFLプログラムの自動生成を可能とし, HDLベースのハードウェア進化システムの構築が可能となった。HDLベースのハードウェア進化システムと異なるアプローチとしては, 直接FPGAのコンフィグレーションビット列を染色体として用い, FPGAの基本ユニットの機能, 接続を直接変更する手法がある。[5]ではその点を生かし, ディジタル回路の制約を越えて回路のアナログ的挙動を進化させるという興味深い実験を行っている。反面, この手法では変化の粒度が小さすぎて複雑で大規模な回路を構築するのは困難であるように思われる。一方, HDLベースのAdAMシステムは大規模な回路を進化させることが出来る。

収録刊行物

  • 全国大会講演論文集

    全国大会講演論文集 第55回(人工知能と認知科学), 437-438, 1997-09-24

各種コード

  • NII論文ID(NAID)
    110002891517
  • NII書誌ID(NCID)
    AN00349328
  • 本文言語コード
    JPN
  • 資料種別
    Conference Paper
  • データ提供元
    NII-ELS  IPSJ 
ページトップへ