ベクトルプロセッサPUのアドレス制御方式  [in Japanese] address control methods on vector processor PU  [in Japanese]

Abstract

画像処理を始め、様々な分野で高速処理の要求が高まっている。我々は、通産省工業技術院の大型プロジェクト「科学技術用高速計算システムの研究開発」の一環として、画像処理を応用の一つとする高機能並列処理システムVPP(Variable Processor Pipeline)の研究開発を進めてきた。VPPは多数のベクトルプロセッサPU(Processor Unit)を非常に高速な結合部で結合した、MIMD方式の並列計算機である。現在、我々は、PUの主要部分をゲートアレイ化し一枚の基板にまとめ、このPU8台を用いたVPPパイロットモデルの開発評価を行っている。以下では、PUのアドレス制御の方式について説明する。

Journal

全国大会講演論文集   [List of Volumes]

全国大会講演論文集 第37回昭和63年後期(1), 125-126, 1988-09-12  [Table of Contents]

Information Processing Society of Japan (IPSJ)

Preview

Preview

Codes

  • NII Article ID (NAID) :
    110002894896
  • NII NACSIS-CAT ID (NCID) :
    AN00349328
  • Text Lang :
    JPN
  • Databases :
    NII-ELS