並列推論マシンPIM/pの要素プロセッサのアーキテクチャ  [in Japanese] The Architecture of a Processor Element of PIM/p  [in Japanese]

Abstract

我々は,第5世代コンピュータプロジェクトの一環として並列推論マシンPIM/pの開発を行っている.本論文では,PIM/pの要素プロセッサ(CPU)のアーキテクチャの設計過程での検討内容の一部とアーキテクチャの概要について報告する. PIM/pは図1のように,100台規模のCPUを,共有バス結合とクラスタ間ネットワーク結合の二階層の構造でつなぐ.

Journal

全国大会講演論文集   [List of Volumes]

全国大会講演論文集 第37回昭和63年後期(1), 137-138, 1988-09-12  [Table of Contents]

Information Processing Society of Japan (IPSJ)

Preview

Preview

Codes

  • NII Article ID (NAID) :
    110002894902
  • NII NACSIS-CAT ID (NCID) :
    AN00349328
  • Text Lang :
    JPN
  • Databases :
    NII-ELS