PIE64の相互結合網の構成法  [in Japanese] PIE64 - The Design of Interconnection Network  [in Japanese]

我々は、これまでのPIEEEの研究・試作の経験を基に、新たに64台のプロセッサを多段網で結合したPIE64の開発を開始した。PIE64では、システムの小型化、省電力化、及び高信頼性化のために、各モジュールをゲートアレイを用いて再構成していく予定であるが、まず最初の試みとして、プロセッサ間ネットワークの構成単位となるゲートアレイを開発し、それを用いたネットワーク・ハードウェアの設計を行った。本発表では、ネットワークの構成単位となるスイッチングユニット・チップとネットワーク・ハードウェアについて概説し、高密度実装の方法について検討する。