密結合マルチプロセッサにおけるキャッシュメモリの一致制御方式に関する一検討  [in Japanese] A Study on Cache Coherency Control in the Tightly Coupled Multiprocessor System.  [in Japanese]

マイクロプロセッサ(以下MPUと記す)を複数結合して、システム全体の処理能力を向上させる方法の一つとして、バス結合によるメモリ共有型マルチマイクロプロセッサシステム(密結合マルチマイクロプロセッサシステム)がある。 しかし、密結合マルチマイクロプロセッサシステムでは、結合するMPUの台数が増加するに従い、メモリアクセス競合による待ち時間が長くなり、MPU台数を増加させてもシステム全体の処理能力は向上しなくなる。 一般に、メモリアクセス競合による待ち時間を短くする方法としては、プロセッサを結合しているシステムバス性能を向上(バスの多重化、バスクロックの短縮等)させる方法、メインメモリアクセスサイクルを短縮(インタリーブ数の増加、高速記憶素子の使用等)する方法、各MPUからのメモリアクセス回数を削減(キャッシュメモリの使用等)する方法等がある。キャッシュメモリを用いる利点は、以下の通りである。(1)システムバスおよびメインメモリの両方のアクセス競合を減少させることができる。(2)MPUから見た実効的なメモリアクセス時間を小さくし、MPUの性能を向上させることができる。 近年、MPU内に小容量(数キロバイト)のキャッシュメモリが内蔵可能となってきている。しかし、内蔵キャッシュメモリのみでは、メモリアクセス回数を削減するのに充分とはいえず、外部キャッシュメモリを付加する必要がある。 他方、キャッシュメモリを用いたシステムでは、キャッシュメモリ内のデータとメインメモリ内のデータが、一致するように制御を行う必要がある。 以下では、外部キャッシュメモリを付加したMPUにより構成した密結合マルチマイクロプロセッサシステムにおいて、キャッシュメモリとメインメモリとの一致制御を実現する方式について述べる。さらに、一致制御行うため、MPUの内蔵キャッシュメモリをモニタする機能を付加した外部キャッシュメモリを提案し、他の方式と性能の比較を行う。