無閉路部分スキャン設計を指向したデータパスのテスト容易化高位合成  [in Japanese] High-Level Synthesis for Testable Data Paths Based on Cycle-Breaking Partial Scan Design  [in Japanese]

本論文では, 無閉路構造に基づく部分スキャン設計のための, データパスのテスト容易化高位合成手法を提案する.スケジュールされた動作記述(データフローグラフ)に対して, 面積(リソース数)の最小性を満たしながら, 無閉路化のためのスキャンエジスタ数を最小にする演算器とレジスタのバインディングに関する発見的手法を提案する.本手法は, テスト容易性を考慮しない従来手法と比較して, 面積(演算器数, レジスタ数, マルチプレクサ数)を増やすことなく, 無閉路化のためのスキャンレジスタ数の小さいレジスタ転送レベルデータパスを合成することができる.

This paper presents a high-level synthesis method for testable data paths with partial scan design based on acyclic structure. For a given scheduled behavioral description (data flow graph), we propose a heuristic method of operation unit binding and register binding to minimize the number of scan registers for acyclic structure without sacrifice of area overhead (the number of resources). The proposed method can generate register-transfer-level data paths with a small number of scan registers for acyclic structure without increasing area (the number of operation units, registers and multiplexors) compared with previous methods without consideration to testability.