故障の検出および回復が可能なFPGAアーキテクチャ  [in Japanese] A Field-Programmable Gate Array Architecture with Fault Detection and Recovery Capability  [in Japanese]

VLSI技術の極限的微細化と大規模複雑化に伴い、システム全体で高い信頼性を維持しつつ高性能化を達成することが, ますます困難になりつつある.次世代のVLSI応用システムにおいて高信頼化を実現するためには, 製造プロセスの改善のみならず, ハードウェアの永久故障や一時故障の検出から機能回復までを可能にする新しいVLSIアーキテクチャの検討が不可欠である.本報告では, プログラムによって構成を柔軟に変更可能なFPGA(Field-Programmable Gate Array)の可能性に着目し, 故障の検出と回復を可能にする新しい高信頼FPGAアーキテクチャを提案する.提案するアーキテクチャでは, ハードウェアリソースの徹底的な2重化によって, 動作中に故障を検出できるとともに, 故障箇所を回避するように回路の再構成を行い, 正常な機能を回復することが可能である.

Due to the exponential growth of the density and capacity of VLSI technology, it becomes increasingly difficult to achieve higher performance while keeping a high level of system reliability.In order to construct highly reliable systems with next-generation VLSI technology, not only the improvements in fabrication technology, but also active measures are required to deal with temporary/permanent hardware faults in integrated components.This paper investigates the potential of Field-Programmable Gate Arrays(FPGAs)to realize reliable systems with self-repair capability.We propose a new FPGA architecture that can detect hardware faults during operation, and can recover the correct function by reconfiguring its structure.