相互結合型ニューラルネットワークの高次フォールトトレラント設計  [in Japanese] Fault-Tolerant Design of Mutually Coupled Neural Networks based on the Duplication of Neurons with the Higher Functionality  [in Japanese]

現在、LSI技術の進歩による集積度の向上を直接、反映できるディジタルLSIでは、多数の演算ユニットをオンチップ化できるようになった。その点、LSIによるニューラルネットワーク(ニューロチップ)はLSI技術の進歩とともに超並列処理により、極めて高い情報処理能力を実現することが可能である。しかし、ニューラルネットワークをLSI化するためには、いくつかの問題点が存在している。まず、その構成要素となるニューロンの機能を実行する回路素子が複雑であること、次に各ニューロン間に置かれる結線および結合素子が膨大な数量におよぶことである。そこで本研究では、ニューラルネットワークの各ニューロンをフォールトトレラントとすることにより、ニューラルネットワーク全体をフォールトトレラントとする新しいニューラルネットワークモデルを提案し報告する。

Since the integration technology has been well developed to implement a large number of operational units in a LSI chip, it is becoming possible to use such neuro-chips for highly parallel information processing.However, we may encounter problems in implementing neural networks in neuro-chips, because constituent components of a neural network are complicated and further a neural network has numerous coupling elements among its constituent components.Thus, we cannot ignore the possibility that neuro-chips may suffer the occurrence of their faults.In this study, we propose a new simplified model of neural networks, in which each neuron with the higher functionality is duplicated to enhance the fault tolerance.