順序回路の非スキャンテスト容易化設計法  [in Japanese] A Non-Scan Testable Design of Sequential Circuits  [in Japanese]

順序回路のテストを効率よく行う方法として, 一般にはスキャン方式が用いられている.しかし, この方法には, 1)テストパターンをスキャンインし, また, テストパターンに対する応答をスキャンアウトするためにテスト時間が長くなる, 2)at-speed(通常動作速度)でテストできない, などの欠点がある.このために, 非スキャン方式のテスト容易化設計法の開発が要望されている.テスト容易性は, 可制御性と可観測性に依存する.本論文では可制御性の方がより影響が大きいと考え, 可制御性を改善することを考慮した順序回路の非スキャン方式によるテスト容易化設計法を検討した.テスト時にはすべてのフリップフロップを外部入力から直接制御できるように回路を変更する.本手法をISCAS89ベンチマーク回路に適応したところ, 良好な結果が得られた.

As a method for testing a sequential circuit efficiently, a scan design is usually used.This design, however, has some drawbacks:1)testing time is long because a test pattern must be scanned in and then the response must be scanned out, 2)at-speed test cannot be performed.Hence, a non-scan testable design should be discussed.Testability depends on controllability and observability.From some experimental result, we know that the controllability has more effect on the testability than the observability in a sequential circuit.In this paper, taking into account a simple realization of a testable design, we discuss a non-scan testable design of a sequential circuit by only focusing the controllability.The proposed design modifies a circuit so that all the FFs can be directly controlled by primary input lines in a test mode.Experimental results show that we can get a good testability using this method.