組合せテスト生成複雑度でパス遅延故障テスト生成可能な順序回路のクラス  [in Japanese] A new class of sequential circuits with combinational test generation complexity for path delay faults  [in Japanese]

本稿では, 平衡構造順序回路のパス遅延故障テスト生成問題が, 平衡構造順序回路を組合せ変換した組合せ回路のセグメント遅延故障テスト生成問題に帰着できる(組合せテスト生成複雑度でパス遅延故障テスト生成可能である)ことを示す.平衡構造順序回路は, 組合せ変換した組合せ回路に対するテスト生成, および元の順序回路に対するテスト実行を, 出力錐ごとに行わなければならず, テスト生成時間およびテスト実行時間が長くなる.この欠点を解消するために, 組合せテスト生成複雑度でパス遅延故障テスト生成可能な新しい順序回路のクラスとして同位相平衡構造を定義する.本稿ではさらに, 与えられた順序回路において, 核回路が平衡構造および同位相平衡構造であるとき, 外部FFをスキャンFFに変更する部分スキャン設計法を提案する.

In this paper, we show that path delay fault test generation problem for sequential cercuits with balanced structure can be reduced to segment delay fault test generation problem for their combinationally trans-formed circuits which can be obtained by replaceing each FF in the original sequential circuit by a wire. Due to test generation and test application for one output cone at a time, it takes excessive time to execute them for sequential circuits with balanced structure. Therefore we present a new class of sequential circuits with combinational path delay faults test generation complexity, called inphase balanced structure. We also propose a partial scan design method for 2-pattern-test using rotating enhanced scan FF.