Read/Search this Article
Abstract
リピータを挿入したVLSI内の単方向長距離バス配線において問題となるクロストークの影響による最悪遅延時間の増加を低減する手法を提案し,SPICEを用いて評価を行った.隣接配線間の同時逆方向遷移を起こさないように遷移タイミングをずらすことでクロストークによる遅延増加を削減できる.SPICEを用いたシミュレーションにより,最大20%程度最悪遅延時間を削減できることを示した.
On-chip bus delay is maximized by the influence of crosstalk when adjacent wires simultaneously switch for opposite transient directions. This paper proposes the delay reduction technique for a repeater-inserted on-chip bus by shifting signal transition timing of adjacent wires. The result of SPICE simulation shows that 5% to 20% reduction of the total bus delay can be achieved.
Journal
- Technical report of IEICE. FTS [List of Volumes]
-
Technical report of IEICE. FTS 99(479), 25-32, 1999-11-27 [Table of Contents]
The Institute of Electronics, Information and Communication Engineers
