トランジスタレベル等価性検証ツールEVERY7SPの開発  [in Japanese] EVERY7SP-An Equivalence Checker for Transistor-Level Verification  [in Japanese]

機能記述とSPICEネットリストとの、トランジスタレベルの等価性検証ツールを開発した。SPICEからラッチノードやダイナミックノード等を認識し、回路の種別を識別する検出機能により、F/Fやラッチ、ドミノ回路にも対応し、また、パターン検証を組み合わせることにより、High Impedanceやconflictの検出にも対応した。

We have developed an equivalence checker for transistor-level-EVERY7SP. EVERY7SP verifies logic equivalence between transistor-level netlist and functional specification. By extracting such as latch-node and dynamic-node from netlist, this system can deal with F/F, latch and domino logic. It can also distinguish high-impedance and conflict, by using simulation-based approach instead of formal verification.