Pushout Bufferによる交換遅延抑制制御の性能評価  [in Japanese] Performance Evaluation of Cell Delay Reduction Control using Pushout Buffer Switch  [in Japanese]

ATMスイッチでは、一般に競合制御のため、内部のバッファにおいて待ち合わせを行う。多段接続のATMスイッチでは、交換遅延が累積し大きな値になる場合がある。本研究では、交換遅延の抑制制御方法として、前段までの交換遅延の大きさによってセルに優先順位をつけ、セル遅延の大きいものほど各スイッチにおける優先度が高い処理を行うBuffer制御形態(Pushout Buffer方式)を用いシミュレーションによりその効果を明らかにする。ATMスイッチが空間的に離れている場合には、遅延情報の転送方式が必要となるが、今回は、制御に必要なセルの遅延情報を正確に転送できるという前提のもとに、遅延の抑制制御の性能を評価する。

This paper evaluates the performance of cell delay reduction control using pushout buffer switch. The pushout buffer uses the accumulated cell delay in the arriving cells as the priority measure in cell forwarding process at each switching stage. The simulation results include average delay, delay variance, 99.9% delay, and autocorrelation of delay. The authors reveals that the proposed techinque enables to efficiently reduce the end-to-end cell delay in multistage switching network.