マイクロパイプライン処理装置の論理構成とモデル実験

• 聞 彬

  国士館大学大学院工学研究科

• 原田 豊

  国士館大学大学院工学研究科

書誌事項

タイトル別名

• Micro-pipeline processor model

抄録

新しく考案した演算器等を時分割で使用するマイクロ・パイプライン方式並列処理計算機の可能性を探した。短語長8ビットの演算器やレジスタで、長語長32ビットの命令(一語長とする)を処理方式を提案し、1個のハードウエアで、4個の命令を同時に並列処理ができるマイクロ・パイプライン方式並列処理装置の概念設計を行った。さらに、実際にマイクロパイプライン処理装置のプロトタイプモデルプリント基板を設計、作製して、動作を検証した。

収録刊行物

• 電子情報通信学会総合大会講演論文集

  電子情報通信学会総合大会講演論文集 1995 (1), 145-, 1995-03-27

  一般社団法人電子情報通信学会

詳細情報

• CRID: 1573950402158912000
• NII論文ID: 110003267262
• NII書誌ID: AN10471452
• 本文言語コード: ja
• データソース種別:
  • CiNii Articles