次世代インターネットを支えるネットワークプロセッサアーキテクチャ P-Gear の提案 P-Gear: A Network Processor Architecture for Next Generation Internet

この論文をさがす

著者

抄録

将来の高速イーサネットを用いたユビキタス環境で必要となる大容量細粒度通信にルータが対応するには,アーキテクチャに於いてブレイクスルーが必要である.この状況に対応するため,我々はTera-Gearsアーキテクチャと呼ぶ新しいルータアーキテクチャを提案している.本報告ではTera-Gearsの中から,ネットワークプロセッサアーキテクチャP-Gearについて述べる.P-Gearはトラフィックの持つローカリティを利用するために,Header Learning CacheとHeader Reissue Handlerと呼ぶ新機構を備える.本機構により,過去に扱ったパケットと同一処理が必要なパケットはCacheにヒットすればProcessing Unitを介さす処理できるため,大容量細粒度通信を実現する.また,Header Reissue HandlerによりHeader Learning Cacheの高効率利用と,パケットのFIFO性保証を行う.

A fine-grain large-bandwidth communication, demanded future ubiquitous environment using high-speed Ethernet, requires the break-through of a router architecture. Tera-Gears are new router architectures supporting such a communication. In this report, a part of Tera-Gears, P-Gear is described. P-Gear is a network processor architecture consisting of Header Learning Cache and Header Reissue Handler for using localities of network traffic. They enable to forward a packet without an execution on a PU (Processing Unit) when the packet is needed a same process and the process was recently done by the PU. Therefore, P-Gear attains the fine-grain large-bandwidth communication because of its effective packet processing. Moreover Header Reissue Handler supports effective Header Learning Cache utilization and in-order packet forwarding.

収録刊行物

  • 電子情報通信学会技術研究報告. CS, 通信方式

    電子情報通信学会技術研究報告. CS, 通信方式 103(314), 81-84, 2003-09-19

    一般社団法人電子情報通信学会

参考文献:  3件中 1-3件 を表示

各種コード

  • NII論文ID(NAID)
    110003281975
  • NII書誌ID(NCID)
    AN10013298
  • 本文言語コード
    JPN
  • 資料種別
    ART
  • ISSN
    09135685
  • NDL 記事登録ID
    6732001
  • NDL 雑誌分類
    ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
  • NDL 請求記号
    Z16-940
  • データ提供元
    CJP書誌  NDL  NII-ELS 
ページトップへ