ディジタル信号処理向けプロセッサのハードウェア/ソフトウェア協調合成システム

• 戸川 望

  早稲田大学理工学部電子・情報通信学科

• 桜井 崇志

  早稲田大学理工学部電子・情報通信学科

• 柳澤 政生

  早稲田大学理工学部電子・情報通信学科

• 大附 辰夫

  早稲田大学理工学部電子・情報通信学科

書誌事項

タイトル別名

• A Hardware/Software Cosynthesis System for Processor Cores of Digital Signal Processing

抄録

本稿では, ディジタル信号処理向けプロセッサを対象としたハードウェア/ソフトウェア協調合成システムおよびシステムの核となるハードウェア/ソフトウェア分割手法を提案する.合成されるプロセッサは, 複数個の命令を同時に実行すルVLIWタイプのプロセッサであり, プロセッサカーネルに加えて, 複数個のデータメモリバス構成(Xバス, Yバス)、ハードウェアループ, アドレッシングユニット、複数個の演算器を取ることを可能とする.これらの中からアプリケーションプログラム, データおよびハードウェアコストに応じて, 適当なハードウェアを選択することが可能となる.しかも、5段階のパイプラインステージ(RISC型と呼ぶ)あるいは3段階のパイプラインステージ(DSP型)を取ることにより, RISCアーキテクチャに向くアプリケーションからDSPアーキテクチャに向くアプリケーションに対応してプロセッサを合成する.計算機実験により本システムを評価した結果を報告する.

収録刊行物

• 電子情報通信学会技術研究報告. VLD, VLSI設計技術

  電子情報通信学会技術研究報告. VLD, VLSI設計技術 97 (576), 17-24, 1998-03-05

  一般社団法人電子情報通信学会

キーワード

• ハードウェア
• ソフトウェア協調合成
• ソフトウェア分割
• プロセッサコア
• ディジタル信号処理

詳細情報

• CRID: 1574231877083003520
• NII論文ID: 110003294547
• NII書誌ID: AN10013323
• 本文言語コード: ja
• データソース種別:
  • CiNii Articles