1桁2ビット/3ビット混合表現を用いた高速冗長2進加減算器の構成法
Bibliographic Information
- Other Title
-
- 1ケタ 2ビット 3ビット コンゴウ ヒョウゲン オ モチイタ コウソク ジョウチョウ 2シン カゲンサンキ ノ コウセイホウ
Search this article
Journal
-
- 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
-
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 99 (105), 83-90, 1999-06-11
東京 : 電子情報通信学会
- Tweet
Details 詳細情報について
-
- CRID
- 1520290885245710848
-
- NII Article ID
- 110003294937
- 110003280125
- 110003198514
-
- NII Book ID
- AA1123312X
-
- ISSN
- 09135685
-
- Text Lang
- ja
-
- NDL Source Classification
-
- ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
-
- Data Source
-
- NDL
- CiNii Articles