大域的配線を考慮したフロアプラン生成のためのグラフ平面化

• 金 泓徳

• 金子 峰雄

• 田湯 智

書誌事項

タイトル別名

• タイイキテキ ハイセン オ コウリョ シタ フロアプラン セイセイ ノ タメ ノ グラフ ヘイメンカ
• システムオンシリコン設計技術ならびにこれを活用したVLSI
• システム オン シリコン セッケイ ギジュツ ナラビニ コレ オ カツヨウ シタ VLSI

収録刊行物

• 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報

  電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 99 (659), 33-40, 2000-03-03

  東京 : 電子情報通信学会

キーワード

• 疑似双体グラフ
• VLSI
• Floorplanning
• Graph Planarization
• Quasi-dual graph

詳細情報

• CRID: 1520290885252435968
• NII論文ID: 110003294994
• NII論文ID: 110003317593
• NII書誌ID: AA1123312X
• ISSN: 09135685
• NDL書誌ID: 5357769
• NDL書誌ID: 5357859
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I5357769
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I5357859
• 本文言語コード: ja
• NDL 雑誌分類:
  • ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
• データソース種別:
  • NDL
  • CiNii Articles