方形チップ格子上のウェーハ配置最適化(VLSI設計技術とCAD)  [in Japanese] Optimum Positioning of a Wafer on a Rectangular Chip Grid  [in Japanese]

Abstract

ウェーハ1枚当りのチップ収量を最大とするため, 最近, チップ格子上のウェーハ配置に注目が集まっている.しかし, この最適化問題に対する真の最適解を求めるアルゴリズムは, これまで示されていなかった.本論文では, チップ収量が増減する幾何学的条件を明らかにし, グラフ理論と計算幾何学に基づいて, 真の最適解を与えるアルゴリズムを示した.これは, 真の最適解を与えるアルゴリズムとしては初めてのものであるだけでなく, ウェーハ位置の誤差も考慮した実用的なものである.なお, ウェーハ中心をチップ中心あるいは四隅に配置する素朴なアルゴリズムと比較した場合, 本アルゴリズムはチップ収量率を最大8%増加させる.

Journal

The Transactions of the Institute of Electronics, Information and Communication Engineers. A   [List of Volumes]

The Transactions of the Institute of Electronics, Information and Communication Engineers. A J88-A(4), 490-497, 2005-04-01  [Table of Contents]

The Institute of Electronics, Information and Communication Engineers

References:  12

You must have a user ID to see the references.If you already have a user ID, please click "Login" to access the info.New users can click "Sign Up" to register for an user ID.

Preview

Preview

Codes

  • NII Article ID (NAID) :
    110003314122
  • NII NACSIS-CAT ID (NCID) :
    AN10013345
  • Text Lang :
    JPN
  • Article Type :
    ART
  • ISSN :
    09135707
  • NDL Article ID :
    7327642
  • NDL Source Classification :
    ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
  • NDL Call No. :
    Z16-605
  • Databases :
    CJP  NDL  NII-ELS 

Share