300MHz 16ビット 0.5μm BiCMOS DSP コアLSI  [in Japanese] A 300-MHz,16-bit,0.5-μm BiCMOS DSP core LSI  [in Japanese]

画像信号処理用の300MHz16ビットディジタル信号処理プロセッサ(DSP)コアLSIを開発した.高性能化のため,並列処理アーキテクチャを採用し,300MHz2進Signed-Digit(SD)数演算器を内蔵し,高性能レイアウト設計を行った.0.5μmBiCMOS3層アルミ配線プロセスを用い,3.9mmx4.6mmのチップサイズに5万7千トランジスタを集積した.消費電力は3.3V電源,300MHz動作時に2Wである.測定クロックスキューおよびクリティカルパス遅延はそれぞれ80psと2.6nsであった.

A 300-MHz,16-bit,fixed-point,digital signal processor(DSP)core LSI has been developed for video signal processing.In order to achieve high performance,the DSP core LSI employs a parallel processing architecture,300-MHz radix-2 signed-digit(SD)arithmetic units,and a sophisticated high-performance electrical design.The DSP core LSI,which was fabricated with 0.5-μm BiCMOS and triple-le vel-metallization technology,has a 3.9 mm x 4.6 mm area,and contains about 57K transistors.It consumes 2 W at a 300 -MHz clock frequency with a 3.3-V power supply.Measured clock skew and critical path delay are less than 80 ps and 2.6 ns,respectively.