Cu配線を用いた超高速SRAM向け0.2μm BiCMOSプロセス技術

• 橋本 尚

  日立製作所 デバイス開発センタ

• 菊池 俊之

  日立製作所 デバイス開発センタ

• 大橋 直史

  日立製作所 デバイス開発センタ

• 斎藤 達之

  日立製作所 デバイス開発センタ

• 和田 真一郎

  日立製作所 デバイス開発センタ

• 島 明生

  日立製作所 デバイス開発センタ

• 近藤 将夫

  日立製作所中央研究所

• 本間 善夫

  日立製作所中央研究所

• 渡辺 邦彦

  日立製作所 デバイス開発センタ

書誌事項

タイトル別名

• A 0.2-μm BiCMOS Process Technology with Copper Metallization for Ultra High-Speed SRAMs

抄録

超高速LSI用0.2-μmBiCMOSプロセスを開発した。本プロセスを用いて9Mbit0.6nsのオンチップcashを搭載した200Kゲート25psのECLゲートアレーテストチップの試作に成功した。高性能化のためにバイポーラのベース幅は50nmまで接合をシャロー化し、素子サイズは6μm^2を実現した。Cu配線採用により配線遅延時間をAl配線適用時より30%低減できる事を確認した。低加速イオン注入技術と2ステップ・ベースアニールの組み合わせによりシャローな真性ベース領域をリーク電流の増大無しに実現した。

収録刊行物

• 電子情報通信学会技術研究報告. ICD, 集積回路

  電子情報通信学会技術研究報告. ICD, 集積回路 98 (523), 83-89, 1999-01-20

  一般社団法人電子情報通信学会

キーワード

• Siバイポーラ
• BiCMOS
• SOI
• Cu配線
• 酸化増速拡散
• 浅接合
• SRAM

詳細情報

• CRID: 1573950402205067264
• NII論文ID: 110003317234
• NII書誌ID: AN10013276
• 本文言語コード: ja
• データソース種別:
  • CiNii Articles