しきい論理に基づく再構成可能デバイスの可変論理部

• 青山 一生

• 澤田 宏

• 名古屋 彰

書誌事項

タイトル別名

• シキイ ロンリ ニ モトヅク サイコウセイ カノウ デバイス ノ カヘン ロンリブ
• デザインガイヤ2000 ; VLSIの設計/検証/テスト及び一般
• デザイン ガイヤ 2000 ; VLSI ノ セッケイ ケンショウ テスト オヨビ イッパン

収録刊行物

• 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報

  電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 100 (474), 41-46, 2000-11-30

  東京 : 電子情報通信学会

キーワード

• しきい素子
• ニューロンMOS
• データ保持
• メモリ
• reconfigurable device
• reconfigurable logic element
• threshold gate
• neuron MOS
• date storage
• memory

詳細情報

• CRID: 1520009407307823104
• NII論文ID: 110003317733
• NII論文ID: 110003295077
• NII論文ID: 110003194390
• NII書誌ID: AA1123312X
• ISSN: 09135685
• NDL書誌ID: 5602082
• NDL書誌ID: 5602141
• NDL書誌ID: 5602843
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I5602082
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I5602141
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I5602843
• 本文言語コード: ja
• NDL 雑誌分類:
  • ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
• データソース種別:
  • NDL
  • CiNii Articles