再構成プロセッサFE-GA上へのFFTのマッピング(アーキテクチャII, デザインガイア-VLSI設計の新しい大地を考える研究会-)  [in Japanese] Mapping of FFT onto Dynamically Reconfigurable Processor FE-GA  [in Japanese]

無線LANや音声・画像処理等, 規格が次々に生まれ, 高い処理性能が要求される分野において動的再構成可能プロセッサが注目を集めている.我々は同プロセッサとして, 性能面積比の向上を狙ったFE-GAの研究開発を進めている.本論文では, Fast Fourier Transform (FFT)のFE-GA向けアルゴリズムの考案, FE-GAへのマッピング, 主演算器利用率と呼ぶ性能評価指標の提案, 及び性能評価を行った.その結果, 2048点FFTに対して乗算器に対する主演算器利用率は96%となり, 本アーキテクチャはFFTに対して性能面積比が高いことがわかった.

Dynamically reconfigurable processors are getting popular in the fields such as wireless LAN, Audio, and Video processing, that need high performance and lots of new protocols. We have been researching such a processor, FE-GA, which is aiming at high performance per area. This paper proposes a new data placing algorithm for Fast Fourier Transform (FFT), its mapping onto FE-GA, and a new performance evaluation index, Utilization Ratio of Principal calculation unit (URP); and evaluates our mapping using it. As a result, we found that URP for multiplication is 96% for 2048-point FFT and our architecture achieves a high performance per area for FFT.