部分ローテート型スキャン方式のプロセッサ回路への応用  [in Japanese] A Note on Partially Rotational Scan Design for Processor Circuits  [in Japanese]

部分ローテート型スキャン(PRS)回路は,n-検出テストのテストデータ量を圧縮し,低速テスタによる実動作速度テストを容易にする.本研究では,COMET IIプロセッサにPRS回路を適用しテストデータの生成を行った.設計したCOMET IIプロセッサは4219ゲートと214個のフリップフロップによって構成される.テスト長100万パターンの擬似ランダムテスト(64ビットLFSR)によって60%程度の故障カバレージしか得られなかった.またCOMET IIプロセッサに対し,従来からのフルスキャン構成と,レジスタファイルをRTLで除去したスキャン構成の2種類のスキャン方式を適用し比較した.PRS回路を前者のスキャン構成の3・検出テストに適用した場合,ATPGと同等の故障カバレージがATPGの12.2%程度のテストデータ量によって得られることが分かった.後者のスキャン構成に対しては17.9%のデータ量に圧縮できた.またViperプロセッサ(8248ゲート,245フリップフロップ)についても実験を進めている.

A Partially rotational scan (PRS) circuit compacts the amount of test data for n-detection test and enables at-speed testing using a low speed tester. In this work, we generated test data for the PRS that is applied to the COMET II processor. When the COMET II processor is BISTed using a 64-stage LFSR, we can accomplish about 60% fault coverage. We compared two PRS schemes : one is a PRS with full scan including a register file ; the other does not include registers. The PRS circuit achieved a high fault coverage that is comparable with that for ATPG. For a 3-detection test for the COMET II processor using the PRS with the full scan, the amount of test data is reduced to 12.2% of ATPG test data. The amount of test data for the second scan strategy is 17.9% of ATPG vectors. We are also experimenting for Viper processor (8248-gates, 245-FlipFlops).